PAL, CPLD, FPGA etc. - Lehrstuhl für Schaltungstechnik und ...
PAL, CPLD, FPGA etc. - Lehrstuhl für Schaltungstechnik und ...
PAL, CPLD, FPGA etc. - Lehrstuhl für Schaltungstechnik und ...
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Konfiguration XC4000 wird mit RAM konfiguriert. Daten müssen daher nach dem Einschalten erst eingelesen werden. Mehrere Möglichkeiten (Auswahl mit 3 'Mode'-Pins):- Seriell oder 8 Bit Parallel- Master (Takt wird vom Device erzeugt) oder Slave (Takt wird an CCLK von außen vorgegeben) Beispiel für serielle Konfiguration:Master erzeugtConfiguration ClockMode:SlaveserialMode :MasterserialSerielles PROM (8Pins)Digitale <strong>Schaltungstechnik</strong> 2005 - <strong>PAL</strong>s <strong>und</strong> <strong>FPGA</strong>sOpen-Drain bus 'initb'.Hier melden alle Slaves,daß sie erfolgreichkonfiguriert wurden.P. Fischer, TI, Uni Mannheim, Seite 43
Change language