Einführing in sequentielle Logik mit PLD - der HTL Steyr

Beispiel 3 Bit synchrones Schieberegister mit parallel Load
MODULE W9
TITLE '3 Bit synchronous Schieberegister mit parallel load
W.Reisinger HTL Steyr 24 Jan. 1998'
W9 DEVICE 'P22V10C';
clk,load,reset PIN 2,12,13;
i0,i1,i2, PIN 3,4,5;
q0,q1,q2 PIN 17,18,19 ISTYPE 'BUFFER,REG_D';
Out = [q2,q1,q0];
Inp = [i2,i1,i0];
EQUATIONS
Out := load & [q1,q0,i0];
Out := !load & [i2,i1,i0];
Out.C = clk;
Out.AR = !reset;
TEST_VECTORS 'shiftregister'
([clk, Inp, reset, load] -> [q2,q1,q0])
[ 0, 0 , 0, 1] -> [ 0, 0, 0];
[.C., 1 , 1, 1] -> [ 0, 0, 1];
[.C., 0 , 1, 1] -> [ 0, 1, 0];
[.C., 3 , 1, 0] -> [ 0, 1, 1];
[.C., 0 , 1, 1] -> [ 1, 1, 0];
[.C., 1 , 1, 1] -> [ 1, 0, 1];
END
Die Darstellung mittels Wahrheitstabelle anstelle einer Gleichung („EQUATIONS“)ist in vielen Fällen zu
kompliziert.
Prinzipielle schreibweise:
TRUTH_TABLE ([q1.fb, q0.fb, start]:> [q1, q0] -> [A, B])
[ 1, 1, 1]:> [ 1, 1] -> [1, 1]);
[ 1, 1, 0]:> [ 0, 0] -> [1, 1]);
[ 0, 0, 1]:> [ 1, 1] -> [0, 1]);
[ 0, 0, 0]:> [ 0, 0] -> [1, 0]);
würde wie folgt gelesen:
(1. Zeile) Ich befinde mich im Zustand [1 1] und bleibe solange start==1 ist in diesem Zustand und gebe
A=1 und B=1 aus.
(2. Zeile) Wird start == 0 so gehe ich in den Zustand [ 0, 0] und gebe A=1 und B=1 aus.
Wesentlich übersichtlicher sind sogenannte Zustands Diagramme, welche prinzipiell das selbe formulieren
Beispiel RS-FF
Set=0 &
Reset=.X.
Set=1 & Reset=0
S1 S2
Set=0 & Reset=1
Set=.X. &
Reset=0
Ein Diagramm mit solch einem sussehen (vom Stil her) nennt man Moore Diagramm!