Formelsamling: Digital elektronik (LE1450).

Vippor:
SR-vippan.
JK-vippan.
D-vippan.
Formelsamling: Digital elektronik (LE1450).
Q
Q
T-vippan.
S R
00 01 11 10
0 0 0 x 1
1 1 0 x 1
Q + = S + R’Q
Q + = JQ’ + K’Q
Q + = D
Q +
J K
00 01 11 10
0 0 0 1 1
1 1 0 0 1
Q
Q
Q +
D
0 1
0 0 1
1 0 1
Q +
T
0 1
0 0 1
1 1 0
Q +
Q + = TQ’ + T’Q
Q Q + S R
0 0 0 x
0 1 1 0
1 0 0 1
1 1 x 0
Q Q +
J K
0 0 0 X
0 1 1 X
1 0 x 1
1 1 x 0
Q Q+ D
0 0 0
0 1 1
1 0 0
1 1 1
Q Q+ T
0 0 0
0 1 1
1 0 1
1 1 0

VHDL:
Deklaration av interna signaler:
Signal lista:typ; typ är std_logic, std_logic_vektor eller state_;
Deklaration av tillstånd:
Type state_type is (lista);
Parallell VHDL.
when – else:
Sats when villkor else
Sats when villkor else
.
else sats;
with – select:
with signal select
sats when värde ,
sats when värde ,
.
sats when värde;
end;
Sekventiell VHDL.
if
if logiskt uttryck then
satser;
elsif logiskt uttryck then
satser;
.
elsif logiskt uttryck then
satser;
else
satser;
end if;
case
case uttryck is
when alternativ 1 => satser;
when alternativ 2 =>satser;
.
when alternativ n =>satser;
when others =>null; --om alternativ utelämnats
end case;