03-ê¹ì°¬ë¯¼

13.07.2015 • Views

Share Embed Flag

03-ê¹ì°¬ë¯¼

03-ê¹ì°¬ë¯¼

DOWNLOAD ePAPER

koreatest.or.kr

You also want an ePaper? Increase the reach of your titles

YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.

START NOW

Conclusion 기존 Test 장비에서도 Write Levelling 구현을 통해DDR3 Module에 대해서도 Test가 가능하다.• 신규 장비 투자비 감소• 기 운용중인 장비의 가용기간 연장9 / 9

Previous page
Next page

1
2
3
4
5
6
7
8
9
10

SoC Design Flow from DFT Engineers' angle

Test Cost

Pre-bond test

ì 13í íêµ íì¤í¸ íì ëí - íêµë°ëì²´íì¤í¸íí

MIPI D-PHY Interface Test

ìµëªë°° - ììì½ - íêµë°ëì²´íì¤í¸íí

ê¹ì¸ê¸° - ADVANTEST

High site count complex mixed-signal device parallel testing soultion

Mixed-signal testing, DFT, and BIST

03-ë°ì°¬ì´

GDDR5 CRC Function

Optimal SoC Test Interface for Wafer and Final Tests

02-ììì

Novel Vertical MEMS Probe Card for High Speed Devices

Conclusion 기존 Test 장비에서도 Write Levelling 구현을 통해DDR3 Module에 대해서도 Test가 가능하다.• 신규 장비 투자비 감소• 기 운용중인 장비의 가용기간 연장9 / 9

Page 1 and 2: DDR2 Tester 성능 Upgrade를 통
Page 3 and 4: 목적 및 배경목 적기존 DDR2
Page 5 and 6: DDR2 DIMM의 Topology 구성DDR2 Mo
Page 7 and 8: Write Leveling FunctionCTLRDifferen
Page 9: Wrtie Levelling 구현DRAM#1DRAM#2D