03-ê¹ì°¬ë¯¼

More documents

Recommendations

Info

Write Leveling Function1.기능 : Write Leveling은 CLK과 DQS간의 Mismatch를 보상.2. 동작1) MRS1 setting A7(Write Levelling) = 0/1(Disabled/Enabled).2) DRAM의 DQS Rising Edge에서 CLK을 Latch 하여 DQ로 출력.3) DQS Rising edge에서 CLK이 “0” 이면 DQ에 “0”을 , CLK이 “1”이면 DQ에 “1”을 출력.4) Chipset에 DQS tuning을 위한 Delay를 내장하고 있으며 DRAM으로부터 Feedback을 받아 tDQSS를 조정.5) DQ가 “ 0” “1” 로 변할 때 Controller에서 DQS delay setting을 Locking함.CLKSourceDQSNormal OperationDestinenation(tDQSS 틀어짐)CLKDQSWT Levelization EntryEMRS1-Entry(WT level Enable)WT LevelizationDQ X 0 00DQSPush DQS to capture 0-1 transitionDQ X 1 11WT Levelization ExitEMRS1-Exit(WT level Disable)Normal Operation7 / 9
Wrtie Levelling 구현DRAM#1DRAM#2DRAM#3DRAM#4DRAM#5DRAM#6DRAM#7DRAM#8Td1 Td1 Td1 Td2 Td1 Td1 Td1CLKDRAM#1CLKDQSDRAM#2CLKDQSTd1•••1. DRAM#1과 DRAM#2의 CLK Delay가 Td1이라면, DRAM#2의 DQS를 Td1만큼 Delay.2. 전체 DRAM들에 대한 Delay를 write leveling을 통하여 구한 후 적용.DRAM#8CLKDQS6*Td1+Td28 / 9
Page 1 and 2: DDR2 Tester 성능 Upgrade를 통
Page 3 and 4: 목적 및 배경목 적기존 DDR2
Page 5 and 6: DDR2 DIMM의 Topology 구성DDR2 Mo
Page 7: Write Leveling FunctionCTLRDifferen

03-ê¹ì°¬ë¯¼

Create successful ePaper yourself

Delete template?

Save as template?

03-ê¹ì°¬ë¯¼