Create successful ePaper yourself
Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.
Supongamos que tenemos el conmutador (que está mandado por medio de<br />
"Control") en la posición "a"; la tensión Vcc estará conectada únicamente al<br />
dígito 1, único que tendrá la oportunidad de encenderse. La entrada del decodificador<br />
estará seleccionada por las partes 2, 3, 4 y 5 del conmutador, el cual<br />
estando en la posición "a" recogerá la información de la década 1 (A1, B1, C1, D1)<br />
y ésta será representada en el dígito 1.<br />
Con el conmutador en la posición "b", la información visualizada en el dígito 2<br />
sería la contenida en la década 2, y lo mismo ocurre con los dígitos 3 y 4.<br />
Si la velocidad de cambio de este conmutador fuera lo suficientemente rápida<br />
como para que el ojo no notara la secuencia de visualización, se verían todos los<br />
dígitos encendidos a la vez. En la práctica este conmutador está formado por una<br />
cadena de temporizadores, multiplexores y puertas de selección electrónicas.<br />
En la figura 3 se representa el circuito práctico del visualizador. El oscilador Z5 y<br />
el Z4 producen una cadena de tiempos que será la que genere la secuencia de<br />
visualización. La cadena está representada en el diagrama 1. El circuito de esta<br />
cadena corresponde al de control de la figura 2. En esta figura la parte 1 del<br />
conmutador corresponde a Z6. Las cuatro puertas NO - Y (NAND) de Z6 son del<br />
tipo de potencia con colector abierto, razón por la que se han elegido como<br />
excitadores para el cátodo común de los dígitos. Las partes 2, 3, 4 y 5 del conmutador<br />
están formadas por cuatro multiplexores incorporados en Z2 y Z3.<br />
Un multiplexor está constituido por una serie de elementos lógicos de manera<br />
semejante a un se lector, según la figura 4.<br />
Las señales que se representan en las entradas 1, 2, 3 y 4 de la figura 4 pueden<br />
estar presentes en la salida S, dependiendo de las entradas de las Y (AND) correspondientes<br />
a las señales A y B; dichas señales se aplican secuencia/mente según<br />
indica el diagrama 1.<br />
Las salidas de los multiplexores dobles Z2 y Z3 (fig. 3) van directamente al decodificador<br />
Z1. La función de Z7 es la de un paso de potencia para atacar a los<br />
visualizadores, ya que el decodificador usado no está diseñado para suministrar<br />
la corriente necesaria para activar los LED de los visualizadores.<br />
Las resistencias R2 a R8 cumplen el cometido de limitadoras de corriente al igual<br />
que en el circuito de la figura 1.<br />
Los visualizadores empleados en el esquema de la figura 3 son del tipo FND<br />
70316, siendo el cátodo el elemento común de los siete LED que contiene normalmente<br />
un visualizador.<br />
65