Tema 5: Amplificadores de entrada diferencial - Universidad ...

Tema 5Amplicadores de Entrada DiferencialFigura 12: Par diferencial NMOS con carga activa simple y salida en corriente.A partir de esta expresión, no es difícil demostrar queI O = α F ·I Q· tanh(vDPara uso de alumnos de la)1− ɛ·α F ·I Q· (N·V T 1 + exp− 2·v DN·V T) (18)Expresión que proporciona unos datos curiosos. En primer lugar, si la tensión aplicada es nula, ½lasalida no lo es!. En efecto,I O (0) = − 1 2 ɛ·α F ·I Q (19)Este hecho es lógico pues la reexión no es perfecta en un espejo de corriente y, por tanto, aparecenasimetrías en el circuito incluso cuando los dispositivos son idénticos. Por otra parte, es fácil verque, en torno al punto de operación, se cumple que:I O = α F ·I Q· tanh(vD)1− ɛ·α F ·I Q· (N·V T 1 + exp) ≈ α (F ·I Q1 − 1 )N·V 2·ɛ ·v D − 1T 2 ɛ·α F ·I QN·V T− 2·v Dde lo que se deduce que la ganancia del par es del orden de α F ·I QN·V T. En caso de afrontar el problematomando como punto de partida los modelos en pequeña señal, se deduciría que ésta es, más o menos,la ganancia en pequeña señal aunque habría que incluir los equivalentes de todos los transistoresenvueltos en el problema.¾Y cuanto sería la ganancia en tensión? Simplemente, habría que multiplicar la trasconductanciapor el valor de la resistencia de carga. Si ésta no estuviera o fuera muy grande, habría que teneren cuenta el paralelo formado por la impedancia de salida del espejo de corriente y el transistor B.Lógicamente, cuanto mayor sean, mayor es la ganancia en tensión del par diferencial.Universidad Complutense de Madridhttp://www.ucm.es2.3.2. Tecnología CMOS/JFETLa construcción de esta estructura es similar a la de Fig. 10 con la salvedad de que los NPN sereemplazan por NMOS y los PNP por PMOS (Fig. 12). El modelo idealizado es similar al de Fig.Electrónica Analógica Ingeniería Superior en Electrónica 16