Master IST - UniversitÃ© Paris-Sud 11

Spécialité "Electronique pour les télécommunications et les microcapteurs" 

Master IST – Université Paris-Sud 11 – Habilitation 2010-2013 

Parcours SECI (R&P) : l'objectif de ce parcours est de former les étudiants aux méthodes de 

conception et d'optimisation globale de systèmes à base de capteurs intégrés (MEMS, magnétiques, 

rétines optiques artificielles) où le concepteur peut intervenir à tous les niveaux de la chaine 

(dimensionnement du capteur, de l'électronique de conditionnement et du traitement du signal de 

manière à optimiser les performances globales en termes de précision, de coût et de consommation). 

Le fil conducteur sera la conception, la réalisation et la caractérisation d'un système de mesure 

intégré au cours de la formation, en s'appuyant sur la Centrale Technologique Universitaire (CTU) 

Minerve, le CMP (Circuits Multi projets – service de fonderie mutualisé entre différents 

laboratoires français) et sur les outils fournis par le CNFM (Coordination Nationale pour la 

Formation en Micro et nanoélectronique). 

Le tableau et les fiches descriptives pour ce parcours sont donnés dans les pages suivantes.

Tableau du parcours 2.3 Sytèmes Électroniques pour les Capteurs Intégrés 

(Finalité Professionnelle) 

Responsable : Hervé MATHIAS 

Sigle Intitulé de l’UE Sem. ECTS 

PhysI-J00 Remise à niveau (R&P) S0 0 

PhysI-C01 Intégration de Systèmes numériques (R&P) S2 4 

PhysI-C02 Conception de systèmes intégrés analogiques et mixtes (R&P) S1 5 

PhysI-J03 Processeurs et périphériques embarqués (R&P) S2 4 

PhysI-J04 Bus et Interfaces embarqués (P) S1 3 

PhysI-J05 Traitement du signal et applications sur DSP (R&P) S1 5 

PhysI-J06 Traitement d'image pour applications embarquées (P) S2 5 

PhysI-J07 Electronique des capteurs intégrés (R&P) S1 4 

PhysI-J08 Conception de microsystèmes (R&P) S1 5 

PhysI-J09 Fabrication et caractérisation de MEMS (R&P) S1 3 

PhysI-C20 Formation générale (P) S1 5 

PhysI-C21 Management de projet et projet (P) S2 5 

PhysI-C22 Stage (P) S2 12 

12/06/12 

2

Nom de l’UE : Intégration de Systèmes numériques 

Responsables : Hervé Mathias 

Mention : Information, Systèmes et Technologie (EEA) 

PhysI-C01 

type d’UE : CM + TP 

UE commune aux parcours SET et SECI(R&P) 

Objectifs : 

− Sensibiliser aux différents problèmes liés à la conception de circuits intégrés numériques (partitionnement 

logiciel/matériel, test…) et présenter les différentes alternatives pour réaliser des ASICs numériques. 

− Acquérir les méthodes de conception et d'optimisation des parties numériques intervenant au sein de systèmes sur 

puce (SoC) : compromis performances/taille/consommation/temps de conception. 

− Présenter des outils permettant l'automatisation de la conception (synthèse architecturale) et du dessin des masques 

(synthèse logique). 

Contenu des enseignements (avec nb d’heures) Cours TD TP 

♦ Les outils de CAO pour les systèmes sur puce : 

6 h 

− démarche de conception d’un système électronique 

− simulation de circuits logiques 

− synthèse de circuits logiques 

− simulation électrique 

− automatisation du dessin des masques 

− test et testabilité 

♦ Circuits intégrés numériques : 

18 h 

− FPGA 

− optimisation structurelle des circuits numériques : familles CMOS, mémoires 

intégrées 

− optimisation architecturale des performances : architectures parallèles, pipeline… 

− architectures faible consommation 

− Impact des technologies sub-micrométriques : Design for Yield 

♦ TP : conception et synthèse sur FPGA d'un système numérique 

16 h 

Enseignants : H. Mathias (MC), L. Lacassagne (MC), F. Thomas (Cadence), A. Mérigot (PR), M. Burlisson (Nexter 

Systems), X. Checoury(MC) 

Prérequis : Connaissance de VHDL 

Nombre maximum d’inscrits : 

Contrôle des connaissances : écrit (2/3) + TP (1/3) 

nb d’heures : 40 h 

ECTS : 4 

12/06/12 

3

Nom de l’UE : Conception de systèmes intégrés analogiques et mixtes 

PhysI-C02 

Responsables : Ming Zhang 

type d’UE : CM /TD/TP 



Objectifs : Plus de 75% des circuits intégrés de type systèmes sur puces (SoC) contiendront prochainement des 

fonctions analogiques. Ces fonctions réalisées sur technologie CMOS seront surtout utilisées pour les interfaces avec le 

monde extérieur (capteurs et actionneurs). L'objectif de ce cours est de fournir les connaissances indispensables à 

l'utilisation et la conception de ces fonctions analogiques : bruit, méthodes, fonctions intégrées, couplages avec les 

parties numériques, outils. L'objectif de la partie pratique sera la réalisation d'une partie d'un ASIC envoyé en fonderie 

dans le cours de l'année. 


♦ Introduction : 

4 h 

− évolution de la technologie MOS et des modèles de composants 

− intégration de capteurs, actionneurs, MEMS 

♦ Circuits intégrés analogiques : 

18 h 

− Techniques de dessin des masques analogique 

− Bruit dans les composants 

− Macro-fonctions analogiques (amplificateurs, comparateurs, filtres, références de 

tension, VCO …) 

− Circuits à capacités commutées 

− Architecture des circuits programmables analogiques (FPAA) 

♦ TP : 

− conception et simulation et dessin des masques d'un circuit intégré mixte (logiciel 

CADENCE) : par exemple PLL, conditionnement de capteur intégré 

− tests comparatifs entre l'ASIC et la même fonction réalisée sur FPAA 

28 h 

Enseignants : H. Mathias (MC), M. Zhang (MC), Nicolas Zérounian (MC) 

Prérequis : UE PhysI-436 ou équivalent 




ECTS : 5 

12/06/12 

4

Nom de l’UE : Formation générale 

Responsables : Nicolas Zérounian 


PhysI-C20 

type d’UE : CM + labo 

UE commune aux parcours SET et SECI(P) 

Objectifs : 

♦ Préparer les étudiants à l'écriture d'un CV et d'une lettre de motivation. Préparer les étudiants à un entretien 

d'embauche, Donner aux étudiants les bases de la communication dans les entreprises, la place de l'ingénieur 

dans l'entreprise, le contrat de travail. 

♦ Préparer au TOEIC. Améliorer le niveau d’anglais dans les 4 compétences de base : expression et compréhension 

écrites, expression et compréhension orales. 


♦ Anglais 

30 h 

− Test d'évaluation du niveau 

− Preparation au TOEIC (Test Of English for International Communication) 

− Rappels de grammaire (en fonction du niveau) 

− Lecture, compréhension et analyse de texte (articles, rapports...) 

− Compréhension orale 

− Participation orale 

− Débats et discussions 

− Exposé en anglais avec powerpoint... 

− Écriture d’un CV 

− Écriture d’une lettre de motivation 

− Préparation à un entretien d’embauche 

♦ Communication, droit du travail et droit des brevets 

20 h 

− Techniques d'écriture (écrire pour communiquer) et notes de synthèse 

− L'entreprise, la place de l'ingénieur 

− Contrat de travail, les conventions dans les entreprises 

− Rédaction de CV 

− Simulation d’entretien d’embauche 

− Lettre de motivation 

− Techniques d'exposé oral et conduite de réunion 

− Techniques d'entretiens et de négociation 

− Jeu de rôle 

♦ Recherche de stage : Les étudiants doivent fournir avant leur départ en stage un 

dossier résumant leurs démarches de recherche (annonces et CV/lettres de 

motivation correspondants) 

Enseignants : enseignants du laboratoire de langues (M. Oriol), J. Lemaitre, M. Cros (avocat) 

Prérequis : −−− 

Mise en commun : commun aux M2P du Master IST 


Contrôle des connaissances : Anglais : exercices pendant les cours + TOEIC (1/2) 

Communication : participation, CV, lettre de motivation, simul. entretien (1/2) 

Nombre d’heures : 50 h 

ECTS : 5 

12/06/12 

5

Nom de l’UE : Gestion de projet et projet 

Responsables : Nicolas Zerounian 


PhysI-C21 

type d’UE : CM + TP +Projet 

UE commune aux parcours SET(P) et SECI(P) 

Objectifs : 

♦ Gestion de projet : Fournir aux étudiants les bases de la gestion d’un projet industriel. 

♦ Projet : Mettre les étudiants dans une situation de gestion et de réalisation de projets industriels 


♦ EC 1 - Gestion de projet : 

9 h 6 h 

− notion de projet : 

o définition; enjeu, objectif, but, acteur, le cycle de vie du projet 

o méthodologies, exemples de projets, exemples de non-projets, exemple fil 

rouge : un régulateur de climatisation automobile 

− spécificités des projets logiciels : objectifs et spécifications, notions de production 

et livraison, cycle de maintenance, gestion de configuration 

− qualité 

o notion de qualité, gestion documentaire (PAQL, DoD178), les 7 outils (causeeffets, 

Ishikawa, Pareto...), normes & standards 

(PAQL/SPICE/POSIX/C/CGNS, relations humaines) 

o chef de projet, équipe, communication, encadrement/délégation, conduite de 

réunion 

− estimation/pilotage : définition des objectifs, structure/ressources, 

prévision/livrables/jalons, gestion des priorités/risques 

− le suivi de projet : contrôler/suivre/prévoir/alerter, capitaliser l'acquis 

− Outil MS project : tâches, estimation coûts, ordonnancement, ressources/calendriers 

planification GANTT, PERL, suivi, édition de rapports, redéfinir les tâches, redéfinir 

les ressources, sous-traitance 

♦ EC 2 – Projet : mise en pratique des connaissances techniques acquises tout au long du 4 semaines 

cursus de l'étudiant, le projet pourra notamment être l'occasion de finaliser le système 

électronique conçu tout le long de l'année dans le cadre des TP des différentes UE : 

typiquement, il pourrait s'agir de la caractérisation de l'ASIC développé et du 

développement de l'électronique de mise en œuvre sur FPAA et FPGA. 

Enseignants : enseignants de la formation, M. Poinot (Ing.) 


Mise en commun : EC 1 commun aux M2 R&T (UE Erreur ! Source du renvoi introuvable.60), 3I (Erreur ! Source 

du renvoi introuvable.95) du master IST 

UE commune aux M2P SECI et SEE du master IST 

Nombre maximum d’inscrits : −−− 

Contrôle des connaissances : Gestion de projet : contrôle continu en TP (1/5) 

Projet : travail (2/5) + rapport (1/4) + soutenance (1/5) 

nb d’heures : 15 h + projet de 4 semaines 

ECTS : 5 

12/06/12 

6

Nom de l’UE : Stage 

Responsables : Nicolas Zérounian 


PhysI-C22 

type d’UE : Stage 

UE commune aux parcours SET et SECI(P) 

Objectifs : Stage de 4 à 6 mois dans le domaine du parcours suivi 


♦ Stage : 

− mise en pratique des connaissances techniques acquises tout au long du cursus de 

l'étudiant 

− rédaction d'un rapport. 

− soutenance orale 

Enseignants : Un tuteur universitaire suit le stagiaire à distance durant toute la durée du stage 



Contrôle des connaissances : 

Evaluation : travail (6/12), rapport (3/12) et soutenance (3/12) 

nb d’heures : 

ECTS : 12 

12/06/12 

7

Nom de l’UE : Remise à niveau 


PhysI-J00 



Objectifs : Remise à niveau en informatique, en langages de modélisation et en électronique analogique intégrée 


Informatique 15h 15h 

♦ Bases du C 

♦ Bases du C++ 

Langages de modélisation (VHDL) 

6h 

♦ VHDL pour la modélisation de systèmes numériques 

Electronique analogique intégrée 

4h 

♦ Transistor MOS: modèle statique et petit signaux 

♦ Cellules de bases (source commune, drain commun, grille commune, miroir de courant) 

Enseignants : H. Mathias (MC), M. Zhang (MC), S. Bouchafa (MC) 


Mise en commun : les parties langages de modélisation et électronique analogique intégrée sont communes 

entre les parcours SET et SECI (R&P) 


Contrôle des connaissances : 


ECTS : 0 

12/06/12 

8

Nom de l’UE : Processeurs et périphériques Embarqués 



PhysI-J03 

type d’UE : CM +TD+ TP 


Objectifs : Présenter les différentes architectures de processeurs embarqués et les spécificités liées à leur mise en 

œuvre : optimisation de l'architecture en fonction des besoins, personalisation du jeu d'instructions par adjonction de 

circuits numériques développés en VHDL, implantation d'IP et périphériques embarqués associés. 


♦ Architecture et mise en œuvre de processeur embarqué : 

9h 

En se basant sur le processeur utilisé en TP: 

− Organisation du processeur 

− Possibilités de personnalisation: modifications architecturales, jeu d'instruction 

− la gestion mémoire (segmentation et pagination) 

− les mémoires cache 

− la commutation de tâches, commutation de tâches par interruptions 

− Mise en œuvre et programmation en C 

♦ IP et périphériques embarqué : 

En se basant sur le système utilisé en TP: 

− DMA 

− Ports d'entrée/sortie 

− Contrôleurs de mémoire : SDRAM, Flash 

− Temporisateur 

− Mise en oeuvre 

3h 

♦ Travaux pratiques 

− Mise en œuvre d'un processeur embarqué compatible avec les outils de 

développement utilisés en électronique numérique (par exemple NIOS II avec les 

outils Altera (Quartus)) – Mini projets sur plusieurs séances pour la mise en œuvre de 

systèmes de contrôle de périphériques externes ou de systèmes de traitement d'image 

28 h 

Enseignants : S. Bouaziz (MC), A. Elouardi (MC), H. Mathias (MC) 

Prérequis : 




ECTS : 4 

12/06/12 

9

Nom de l’UE : Bus et interfaces embarqués 

Responsables : Abdelhafid Elouardi 

PhysI-J04 



Objectifs : Former les étudiants aux différents protocoles d'échange de données et de commande que l'on peut 

rencontrer dans les systèmes embarqués. 


10 h 20 h 

♦ Bus et interfaces 

4h 

8h 

− UART 

− JTAG 

− bus actuels : PCI, AGP x1-x8 (architecture, performances, commandes, protocoles) 

− interfaces périphériques : USB 1 et 2, Fire-Wire, PCMCIA 

− interfaces périphériques : série, parallèle, GPIB/HPIB 

♦ Bus CAN : système on chip et Bus CAN (commun M2P SII) 

− les microcontrôleurs enfouis à base de SOPC dédiés à l'Internet : exemple BECK 

− présentation générale du bus CAN 

− historique, avantages, utilisation industriel, modèle OSI/ISO, caractéristique 

Physique 

− exemples de circuits CAN 

− mise en œuvre d'un module "cannisé" à base de périphérique CAN (exemple : 

SJA1000) 

− mise en œuvre du bus CAN au travers de microcontrôleurs "cannisés" : le 80C592 de 

Philips 

− étude détaillée d'un système enfoui multiplexé par un bus CAN 

− architecture détaillée du 80C592, ses divers périphériques on chip (timer, 

interruptions, I/O) 

− le contrôleur CAN on chip du 80C592, mise en œuvre logicielle, mécanisme 

d'optimisation d'échanges de données (DMA) 

− TP : prise en main de l'environnement logiciel pour la conception de programmes en 

C (famille de microcontrôleurs 80C5XX) ; mécanismes d'échanges de données sur le 

bus CAN, Trames REMOTE et DATA ; mécanismes pour la sécurisation des échanges 

de données sur le bus CAN 

6h 

12h 

Enseignants : S. Bouaziz (MC), L. Lacassagne (MC), A. Elouardi (MC), H. Mathias (MC) 


Mise en commun : partie Bus CAN commun parcours M2P SII du master IST, voir descriptif et nbre heures et ECTS 


Contrôle des connaissances : examen écrit (1/2) et TP (1/2) 


ECTS : 3 

12/06/12 

10

Nom de l’UE : Traitement du signal et applications sur DSP 

Responsable : Thomas Rodet 


PhysI-J05 

type d’UE : CM + TD-TP 


Objectifs : Cette UE, au cœur de l’informatique industrielle, fournit des outils théoriques élaborés de 

modélisation, d’estimation et de traitement du signal tout en insistant sur l’implantation de ces outils sur des 

dispositifs de traitement numérique. Une part importante est accordée à l’expérimentation, dans un premier 

temps dans un environnement de simulation (Matlab) puis sur une maquette réelle centrée sur un DSP (de la 

famille TMS). 

Contenu des enseignements (avec nb d’heures) Cours TD-TP 

20 h 30 h 

♦ DSP ( commun M2 P SII) : 

8 h 

− approche architecture : caractéristique des processeurs modernes (cache, DMA, 

unités de calcul rapide) 

− architecture des ordinateurs 

− registres, unités de calculs 

− particularités des architectures parallèles VLIW (8 unités de calcul), impact sur le 

code 

− outils de développement (compilateur, assembleur, simulateur, débogueur) 

− problème des entrées-sorties (cache DMA) 

− techniques d’optimisation logicielles 

− problème des entrées-sorties (cache DMA) 

− étude de différents cas d’école 

♦ Traitement du signal : 

12 h 

− modélisation, estimation paramétrique, identification de processus 

− moindres carrés, moindres carrés récursifs, estimation au sens du maximum de 

vraisemblance, filtrage de Kalman 

− estimation spectrale 

− approche non paramétrique, approche paramétrique 

− éléments de théorie de la décision 

− tests d’hypothèses, critères de Bayes, de Neyman-Pearson, MinMax 

♦ Approche TS en Matlab, puis implantation sur DSP : 

26 h 

− compression du son avec algorithme de type LPC (modélisation, estimation 

paramétrique) 

− estimation spectrale : reconnaissance de notes de musiques (analyse spectrale non 

paramétrique / analyse spectrale paramétrique) 

− théorie de la décision : reconnaissance de touche DTMF avec/sans bruit (analyse 

spectrale, filtrage adapté, estimation au sens du maximum de vraisemblance) 

♦ Tracking (si caméra) de cible, asservissement du servo-moteur (filtrage de Kalman) ; 

impact du bruit du capteur, si tracking impossible, TP d’architecture 

4 h 

Enseignants : T. Rodet (MC), L. Lacassagne (MC) 

Prérequis : UE Erreur ! Source du renvoi introuvable.51ou Erreur ! Source du renvoi introuvable.52 du M1 IST ou 

équivalent 

Mise en commun : parcours M2P SET du master IST 

partie DSP parcours 5.2 


Contrôle des connaissances : examen écrit (2/3) + moyenne des TP (1/3) 


ECTS : 5 

12/06/12 

11

Nom de l’UE : Traitement d'image pour applications embarquées 

Responsable : Samia Bouchafa 

PhysI-J06 

type d’UE : CM +TP 


Objectifs : Former les étudiants aux techniques, méthodes et algorithmes de reconstruction et de restauration de 

signaux, d’images et de séquences vidéo. La majeure partie du cours concerne les techniques les plus courantes et la 

dernière partie concerne des méthodes plus modernes. 


38 h 12 h 

♦ Applications possibles, problèmes génériques : 

− imagerie médicale (IRM, scanner), astronomique, satellitaire, en évaluation nondestructive. 

− déconvolution, sur résolution, synthèse de Fourier, tomographie… 

♦ Méthodes et algorithmes : 

− 

moindres carrés et filtrage inverse 

− pénalisation quadratique, solution de Hunt et filtrage de Wiener 

interprétation bayésienne : moindres carrés, pénalisation / vraisemblance, loi a 

posteriori. 

♦ Travaux pratiques : 

− Reconstruction d'une image sur-résolue à partir d'une séquence vidéo prise à l'aide 

d'une webcam : Estimation du mouvement dans la scène, reconstruction sur-résolue 

(deux séances de 3 heures) 

Enseignants : S. Bouchafa (MC), T. Rodet (MC), G. Le Besnerais (Onéra) 

Prérequis : UE PhysI-451 ou PhysI-452 du M1 IST ou équivalent 


Contrôle des connaissances : examen écrit (3/4) + TP (1/4) 


ECTS : 5 

12/06/12 

12

Nom de l’UE : Electronique des capteurs intégrés 

Responsable : Hervé Mathias 

PhysI-J07 



Objectifs : Former les étudiants aux techniques de mise en œuvre des capteurs optiques et MEMS. Présentation de la 

physique de transduction associée et modélisation des différents éléments de la chaîne de mesure jusqu'à la conversion 

Analogique/Numérique afin de permettre une optimisation globale des performances de cette chaîne. 


28 h 12 h 

♦ Cours : 

− Caractéristiques d'une chaîne de mesure : sensibilité, dynamique, linéarité, 

résolution, méthodes de linéarisation et de calibration 

3h 

− Electronique des capteurs optiques: principe de détection, topologies de pixels, 

circuits de lecture, architecture des capteurs CCD et imageurs CMOS 

6 h 

− Electronique des MEMS : principes d'actionnement et de détection, piézorésistivité, 

conception de circuits de détection faible bruit, architectures d'oscillateurs intégrés 

à base de résonateurs MEMS 

6h 

− Conversion Analogique/Numérique : bruit de quantification, linéarité, convertisseur 6h 

− 

− 

flash, convertisseur à approximations successives, convertisseur sigma-delta 

Optimisation d'une chaîne de mesure intégrée à base de MEMS 

Langage de modélisation (VHDL-AMS) 

4h 

3h 

♦ TP : 

− 

− 

Modélisation en VHDL-AMS d'une chaîne de mesure intégrée 

Mise en œuvre sur FPAA de la chaîne de mesure modélisée 

8h 

4h 

Enseignants : H. Mathias (MC), A. Elouardi (MC), N. Llaser (PRAG), A. Dupret (MC), M. Poirier Quinot (MC) 

Prérequis : 


Contrôle des connaissances : écrit (2/3)+ TP (1/3) 

___________________________________________________________________________ 


ECTS : 4 

12/06/12 

13

Nom de l’UE : Conception de microsystèmes 

Responsable : Hervé Mathias 


PhysI-J08 


UE partiellement commune Nanosciences et SECI(R&P) 

Objectifs : Former les étudiants aux techniques de conception et de simulation de dispositifs MEMS. Après des 

notions rapides sur la physique des MEMS (mécanique) et sur les méthodes de modélisation numériques 

correspondantes, les étudiants verront les démarches de conception du système complet incluant celle du 

microdispositif et de l'électronique associée, afin d'optimiser de manière globale les performances. 


26h 

24h 

Conception des MEMS et NEMS 

18h 

♦ Physique des microsystèmes: contraintes, déformations, equation de Poisson, de Navier 

Stokes … 

♦ Méthodes de résolution numérique d'équations aux dérivées partielles: éléments finis, 

éléments frontières, méthode de Fourier 

♦ Conception et simulation de MEMS/NEMS : prise en compte des couplages, des nonlinéarités 

♦ Travaux pratiques: établissement d'un modèle d'ordre réduit de microsystème 

12h 

(Matlab/Simulink); Modélisation de dispositifs MEMS par éléments finis (ANSYS); 

Conception globale d'un microsystème 

8h 

♦ Prise en compte des non-idéalités de l'électronique associée 

♦ Mise en équation des caractéristiques du microsystème : détermination des 

caractéristiques (sensibilité, biais, linéarité) de la chaîne globale; études de sensibilité 

pour dimensionner et choisir les différents éléments. 

♦ Détermination de la résolution : étude globale du bruit du système 

♦ Travaux pratiques : Conception d'un microsystème (par exemple accéléromètre) et de 

son électronique associée sous Coventor avec obtention du dessin des masques du 

dispositif MEMS 

12h 

Enseignants : H. Mathias (MC), J. Juillard (Supélec) 

Pré requis : −−− 

Mise en commun : la partie Conception des MEMS et NEMS est commune au parcours Nanodispo 




ECTS : 5 

12/06/12 

14

Nom de l’UE : Fabrication et caractérisation de MEMS 

Responsables : Élisabeth Dufour-Gergam 


PhysI-J09 


UE commune Nanosciences et SECI(R&P) 

Objectifs : Former les étudiants aux techniques de fabrication et de caractérisation de dispositifs MEMS. La plus 

grande partie de cette UE se fera sous forme de TP en salle blanche. Le cadre de cette UE est l'UE projet techno 

logique du parcours Nanosciences mais avec un contenu lié aux dispositifs conçus dans les autres modules. 


6 h 24 h 

♦ Fabrication de MEMS 

6 h 16 h 

− Photolithographie 

− Gravure : RIE, gravure humide 

− Bonding 

♦ Caractérisation 

− Caractérisation optique et électrique des dispositifs fabriqués 

8 h 

Enseignants : É. Dufour-Gergam (PU), H. Mathias (MC), F. Parrain (MC) 





ECTS : 3 

12/06/12 

15

Master IST - UniversitÃ© Paris-Sud 11

Create successful ePaper yourself

Delete template?

Save as template?