Progetto di un capacimetro a microcontrollore per fotodiodi SPAD

CAPITOLO 3. SPADCAPMETER
sono generati all’arrivo di nuovi pacchetti e/o a seguito di eventi speciali quali
errori o condizioni trappola. Essi vengono poi processati nel software in modo
opportuno.
Un’altra opzione fornita dal PIC18f4550 è lo Streaming Parallel Port (SPP),
il quale consente di trasferire molti dati ad una memoria esterna, in modalità
parallela.
Queste ed altre funzionalità sono illustrate in Fig. 3.14.
CPU e Memorie
Il PIC18F4550 è un microcontrollore di tipo RISC 3 con architettura Harvard.
L’architettura Harvard ha la memoria dei dati e del programma distinte, accessibili
mediante due bus indipendenti; questo permette un notevole risparmio di tempo
in fase di esecuzione delle operazioni rispetto alla tradizionale architettura von
Neumann, la quale prevede una sola memoria contenente dati e programma. Ciò
unito alla presenza di un’unità di prefetch del codice e all’utilizzo di istruzioni
RISC, consente di evitare di avere dei momenti nei quali la CPU è in stallo a causa
della mancanza di istruzioni da eseguire o di dati su cui operare. Le istruzioni
RISC sono infatti un numero molto esiguo ma consentono di fare delle operazioni
base che, combinate opportunamente tra loro, riescono comunque a far fronte a
tutte le istruzioni tipicamente presenti in un CISC 4 .
Le istruzioni possono però anche essere long word, ovvero la CPU deve caricare
più di un byte di istruzione prima di eseguirla; queste sono particolarmente utili nel
caso di salti del programma in quanto viene memorizzato direttamente l’indirizzo
di arrivo all’interno dell’istruzione stessa.
Ogni istruzione dell’ALU è composto da 4 Q-Cycles:
1. decodifica dell’operazione;
2. lettura degli operandi;
3. esecuzione dell’istruzione;
4. scrittura dei risultati.
3 Reduced Instruction Set Computer
4 Complex Instruction Set Computer
41