Oltre la legge di Moore: evoluzioni architetturali dei processori Intel ...

Modifiche architetturali per il miglioramento delle prestazioni 45
Se uno dei due deve attendere, ad esempio per un cache-miss (sia di
primo che di secondo livello), l’altro può continuare l’esecuzione
evitando di lasciare la CPU in attesa. È il caso dell’HyperThreading del
Pentium ® 4. In casi limite, il multi-threading su CPU virtuali può portare
a peggioramento delle prestazioni.
• Multi-core: consente un vero multi-threading e permette in certi casi di
aumentare notevolmente le prestazioni. Es. Core 2 Duo di Intel ® .
• Più core eterogenei nel chip: ingloba nello stesso chip due o più core
ma con funzionalità specializzate. Es. Cell di IBM/Sony/Toshiba.
3.2.1 Instruction Level Parallelism
L’ “Instruction Level Parallelism” (ILP ovvero parallelismo a livello
d’istruzione) è la possibilità di eseguire delle istruzioni di un programma in
parallelo da parte un sistema di calcolo.
La ricerca di rendere il codice parallelo a livello di istruzioni è diventata una
priorità nei moderni microprocessori. Questi ultimi infatti sono dotati di molte
unità di calcolo e usualmente seguono una struttura a pipeline: l’individuazione
e lo sfruttamento delle istruzioni eseguibili in parallelo permette pertanto di
utilizzare le unità funzionali dei processori contemporaneamente innalzando le
prestazioni del microprocessore.
Consideriamo il seguente frammento di pseudocodice:
Istruzione 1:
h =
a + b