Oltre la legge di Moore: evoluzioni architetturali dei processori Intel ...

Figura 5.9 - Introduzione del Buffer FIFO e dello stadio PF nella pipeline MMX
rispetto a quella del Pentium ® [20] .................................................................. 143
Figura 5.10 - Flusso di istruzioni MMX nel processore Pentium ® con tecnologia
MMX ............................................................................................................... 144
Figura 5.11 - Tipi di istruzioni MMX e relative unità funzionali [19] ............ 144
Figura 5.12 - La pipeline del processore Pentium ® Pro [19] ........................... 145
Figura 5.13 – In order FrontEnd del Pentium ® Pro [19] ................................... 147
Figura 5.14 - L'Out-of order Core del Pentium ® Pro [19] ................................ 149
Figura 5.15 - Execution units del Pentium ® Pro. [19] ..................................... 150
Figura 5.16 - Retirement unit del Pentium ® Pro ............................................... 150
Figura 5.17 - Execution units del Pentium ® II ................................................. 151
Figura 5.18 - Architettura del Pentium ® II e del Pentium ® III [21] ................... 152
Figura 5.19 - Execution unit e porte del core Out-of-order del Pentium ® III [21]
......................................................................................................................... 152
Figura 5.20 – Execution Unit del Pentium ® III.. ............................................... 153
Figura 5.21 - Microarchitettura Intel ® NetBurst [22] ...................................... 155
Figura 5.22- Execution Unit e porte della architettura NetBurst. [22] ............ 159
Figura 5.23 - Schema a blocchi dell'architettura del Pentium ® 4 [23] .............. 161
Figura 5.24 - Funzionamento della pipeline della microarchitettura Intel ®
Core[24] ........................................................................................................... 163
Figura 5.25- Elementi del Front End della microarchitettura Core [24] .......... 164
Figura 5.26 - Issue ports della Microarchitettura Intel ® Core. La tabella mostra I
dati per due modelli di processore. [24] ........................................................... 166
Figura 5.27 - Execution core della microarchitettura Intel ® Core [24] ............ 167
Figura 5.28 - Funzionamento della pipeline della microarchitettura Intel ®
Nehalem [24] ................................................................................................... 168
9