Oltre la legge di Moore: evoluzioni architetturali dei processori Intel ...

More documents

Recommendations

Info

48 Capitolo 3 Figura 3.2 - Tassonomia di Flynn per la classificazione dei sistemi paralleli Negli anni settanta e ottanta sono diverse le applicazioni di architetture superscalari e tecniche VLIW. È dell’ottobre 1981 il brevetto di James H. Pomerene (IBM), "Machine for multiple instruction execution"[12], sulla realizzazione di sistemi che elaborano gruppi di istruzioni indipendenti contemporaneamente. Nel recente 2001, Intel ® presenta i processori Itanium basati su architettura Explicitly Parallel Instruction Computing (EPIC). TIPOLOGIE DI ILP Possiamo distinguere due macrocategorie di ILP: l’ILP statico e quello dinamico. Nel “ILP statico” il processore riceve le operazioni già suddivise in blocchi di istruzioni indipendenti eseguibili in parallelo; il processore deve unicamente
Modifiche architetturali per il miglioramento delle prestazioni 49 eseguire le istruzioni dato che l’analisi del codice è già stata effettuata dal compilatore, il quale ha già individuato ed evidenziato le parti eseguibili in parallelo. Questo approccio permette di realizzare processori semplici e veloci ma ha lo svantaggio che i programmi vengono compilati appositamente per un singolo tipo di processore e modifiche all’architettura interna del processore possono produrre notevoli riduzioni di prestazioni e in casi estremi anche errori di esecuzione. I processori Very Long Instruction Word (VLIW) seguono questa filosofia. Invece nel “ILP dinamico” il compilatore non analizza il codice alla ricerca di istruzioni parallelizzabili; questo compito viene infatti svolto dal processore che durante l’esecuzione decide dinamicamente quali istruzioni sono eseguibili in parallelo. Questo permette di non legare il codice all’architettura di un singolo processore ma ha lo svantaggio di rendere il microprocessore molto più complesso e potenzialmente più lento. Il processore ha pochi nanosecondi per decidere se esistono delle istruzioni parallelizzabili e per decidere come organizzarle mentre un compilatore può fare un’analisi approfondita del codice avendo molto più tempo a disposizione. I microprocessori per computer implementano ormai tutti l’ILP dinamico, sebbene molti possano utilizzare anche alcune tecniche di ILP statico per incrementare le prestazioni.
Page 1: Università degli Studi di Modena e
Page 4 and 5: 4 Indice delle figure 3.3 Cache ...
Page 6 and 7: 6 Indice delle figure Appendice A -
Page 8 and 9: 8 Indice delle figure Figura 3.11-
Page 10 and 11: 10 Indice delle figure Figura 5.29
Page 13: Ringraziamenti Un bacio a mia mogli
Page 16 and 17: 16 Capitolo 1 della frequenza di cl
Page 19 and 20: Capitolo 2 Il calcolo delle prestaz
Page 21 and 22: Il calcolo delle prestazioni 21 Se
Page 23 and 24: Il calcolo delle prestazioni 23 CON
Page 25 and 26: Il calcolo delle prestazioni 25 ino
Page 27 and 28: Il calcolo delle prestazioni 27 qua
Page 29 and 30: Il calcolo delle prestazioni 29 Fig
Page 31 and 32: Il calcolo delle prestazioni 31 Com
Page 33 and 34: Il calcolo delle prestazioni 33 Fig
Page 35 and 36: Il calcolo delle prestazioni 35 •
Page 37 and 38: Il calcolo delle prestazioni 37 All
Page 39: Il calcolo delle prestazioni 39 Nel
Page 42 and 43: 42 Capitolo 3 Un altro modo per aum
Page 44 and 45: 44 Capitolo 3 Esiste una forte corr
Page 46 and 47: 46 Capitolo 3 Istruzione 2: Istruzi
Page 50 and 51: 50 Capitolo 3 ILP DINAMICO Durante
Page 52 and 53: 52 Capitolo 3 otteneva un increment
Page 54 and 55: 54 Capitolo 3 Gli studi per miglior
Page 56 and 57: 56 Capitolo 3 Quello che qui si int
Page 58 and 59: 58 Capitolo 3 due unità SIMD. Se l
Page 60 and 61: 60 Capitolo 3 Figura 3.8 - Schema c
Page 62 and 63: 62 Capitolo 3 Lo schema di Figura 3
Page 64 and 65: 64 Capitolo 3 Figura 3.10- Percorsi
Page 66 and 67: 66 Capitolo 3 Poiché l’ordine di
Page 68 and 69: 68 Capitolo 3 La predizione statica
Page 70 and 71: 70 Capitolo 3 Predizione bimodale Q
Page 72 and 73: 72 Capitolo 3 all’istruzione. Que
Page 74 and 75: 74 Capitolo 3 sono dal punto di vis
Page 76 and 77: 76 Capitolo 3 ILP STATICO ILP stati
Page 78 and 79: 78 Capitolo 3 Questo loop viene ese
Page 80 and 81: 80 Capitolo 3 caso di istruzioni di
Page 82 and 83: 82 Capitolo 3 Very Long Instruction
Page 84 and 85: 84 Capitolo 3 in caso di errore del
Page 86 and 87: 86 Capitolo 3 Figura 3.13 - Crescit
Page 88 and 89: 88 Capitolo 3 Questa tecniche cerca
Page 90 and 91: 90 Capitolo 3 Figura 3.16 - Un sist
Page 92 and 93: 92 Capitolo 3 Costo hardware Il mul
Page 94 and 95: 94 Capitolo 3 sono in grado di eseg
Page 96 and 97: 96 Capitolo 3 DIE SINGOLO È l’ap
Page 98 and 99:
98 Capitolo 3 Tutti i più recenti
Page 100 and 101:
100 Capitolo 3 dato. Le operazioni
Page 102 and 103:
102 Capitolo 3 UNITÀ VETTORIALI Tu
Page 104 and 105:
104 Capitolo 3 mentre un primo prog
Page 106 and 107:
106 Capitolo 3 L’origine del nome
Page 108 and 109:
108 Capitolo 3 3.3.3 Protocolli di
Page 110 and 111:
110 Capitolo 3 linea ed eliminarne
Page 112 and 113:
112 Capitolo 3 Per minimizzare la f
Page 114 and 115:
114 Capitolo 3 La frequenza di fall
Page 116 and 117:
116 Capitolo 3 normalmente integrat
Page 118 and 119:
118 Capitolo 3 ramificazioni. Quest
Page 120 and 121:
120 Capitolo 3 Figura 3.21 - Un ese
Page 122 and 123:
122 Capitolo 3 Come menzionato prim
Page 124 and 125:
124 Capitolo 3 delle istruzioni ott
Page 126 and 127:
126 Capitolo 4 transistor, permette
Page 128 and 129:
128 Capitolo 5 microarchitettura co
Page 130 and 131:
130 Capitolo 5 Figura 5.2-Per la su
Page 132 and 133:
132 Capitolo 5 486 INTEGER PIPELINE
Page 134 and 135:
134 Capitolo 5 UNITÀ FP Figura 5.4
Page 136 and 137:
136 Capitolo 5 e MOV) siano ora rea
Page 138 and 139:
138 Capitolo 5 • istruzioni con p
Page 140 and 141:
140 Capitolo 5 seconda deve essere
Page 142 and 143:
142 Capitolo 5 con la integer pipel
Page 144 and 145:
144 Capitolo 5 Figura 5.10 - Flusso
Page 146 and 147:
146 Capitolo 5 scrittura. Molte ope
Page 148 and 149:
148 Capitolo 5 I decoders possono d
Page 150 and 151:
150 Capitolo 5 In order retirement
Page 152 and 153:
152 Capitolo 5 Figura 5.18 - Archit
Page 154 and 155:
154 Capitolo 5 NETBURST Nel 2000 co
Page 156 and 157:
156 Capitolo 5 Esse eseguono le seg
Page 158 and 159:
158 Capitolo 5 Execution Trace Cach
Page 160 and 161:
160 Capitolo 5 In order retirement
Page 162 and 163:
162 Capitolo 5 • Tecniche di Macr
Page 164 and 165:
164 Capitolo 5 Figura 5.25- Element
Page 166 and 167:
166 Capitolo 5 Lo schedulatore può
Page 168 and 169:
168 Capitolo 5 NEHALEM La microarch
Page 170 and 171:
170 Capitolo 5 Figura 5.29 - Front
Page 172 and 173:
172 Capitolo 5 “write back” con
Page 174 and 175:
174 Capitolo 5 Nei processori della
Page 176 and 177:
176 Capitolo 5 Figura 5.32- BTB del
Page 178 and 179:
178 Capitolo 5 Diversi sono i mecca
Page 180 and 181:
180 Capitolo 5 NEHALEM La predizion
Page 182 and 183:
182 Capitolo 5 5.4.5 Multithreading
Page 184 and 185:
184 Capitolo 5 DIMENSIONI E COMPLES
Page 186 and 187:
186 Capitolo 5 per ogni processore
Page 188 and 189:
188 Capitolo 5 La Figura 5.36 mostr
Page 190 and 191:
190 Capitolo 5 Figura 5.37 - Condiv
Page 192 and 193:
192 Capitolo 5 I principali vantagg
Page 194 and 195:
194 Capitolo 5 densità di memoria
Page 196 and 197:
196 Capitolo 5 Perciò possiamo ind
Page 198 and 199:
198 Capitolo 5 MMX, e introduceva l
Page 200 and 201:
200 Capitolo 5 raggrupparli in un v
Page 202 and 203:
202 Capitolo 5 processing instructi
Page 204 and 205:
204 Capitolo 5 Osserviamo infine co
Page 206 and 207:
206 Capitolo 5 TDP [W] 140,00 120,0
Page 208 and 209:
208 Capitolo 6 quegli elementi spec
Page 210 and 211:
210 Capitolo 6 Questa tecnologia, g
Page 212 and 213:
212 Capitolo 6 6.4 HyperThreading,
Page 214 and 215:
214 Capitolo 6 I processori destina
Page 216 and 217:
216 Capitolo 6 La cache L1 con una
Page 218 and 219:
218 Capitolo 6 grazie a future appl
Page 220 and 221:
220 Capitolo 6 Figura 6.3 - Schema
Page 222 and 223:
222 Capitolo 6 Figura 6.5 - Power C
Page 224 and 225:
224 Capitolo 6 Durante la fase di p
Page 226 and 227:
226 Capitolo 7 limite al migliorame
Page 228 and 229:
228 Capitolo 7 Questa visione pessi
Page 230 and 231:
230 Capitolo 7 Figura 7.1 - Fixed-S
Page 232 and 233:
232 Capitolo 7 Berkeley sin dal 197
Page 234 and 235:
234 Capitolo 7 PASSATO PRESENTE rad
Page 236 and 237:
236 Capitolo 7 transistor. La strat
Page 238 and 239:
238 Capitolo 7 • Visita dei Grafi
Page 240 and 241:
240 Capitolo 7 Dwarf Embedde d Comp
Page 242 and 243:
242 Capitolo 7 Dwarf Embedde d Comp
Page 244 and 245:
244 Capitolo 7 Prendendo un process
Page 246 and 247:
246 Capitolo 7 supporto hardware e
Page 249 and 250:
Capitolo 8 Conclusioni Da quanto il
Page 251 and 252:
Appendice A Storia della Intel ® C
Page 253 and 254:
Storia della Intel® Corporation 25
Page 255 and 256:
Appendice B Storia dei processori I
Page 257 and 258:
Storia dei processori Intel® 257 A
Page 259 and 260:
Storia dei processori Intel® 259 b
Page 261 and 262:
Storia dei processori Intel® 261 E
Page 263 and 264:
Storia dei processori Intel® 263 f
Page 265 and 266:
Storia dei processori Intel® 265 E
Page 267 and 268:
Storia dei processori Intel® 267 p
Page 269 and 270:
Storia dei processori Intel® 269 v
Page 271 and 272:
Storia dei processori Intel® 271 m
Page 273 and 274:
Storia dei processori Intel® 273 P
Page 275 and 276:
Storia dei processori Intel® 275 d
Page 277 and 278:
Storia dei processori Intel® 277 p
Page 279 and 280:
Bibliografia 1. Wechsler, Ofri. Ins
Page 281 and 282:
Bibliografia 281 27. Ramanathan, R.
Page 283:
Bibliografia 283 51. DARPA High Pro
show all

Oltre la legge di Moore: evoluzioni architetturali dei processori Intel ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?