Gestione degli hazard - Dipartimento di Ingegneria Informatica e ...

Gestione degli hazard
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
Limiti alla esecuzione pipeline: i conflitti
(Hazard)‏
•I conflitti (Hazard) impediscono che una istruzione
venga eseguita nel ciclo di clock atteso
-Structural hazards: Le risorse HW non supportano alcune
combinazioni di istruzioni
-Data hazards: Un’istruzione dipende dal risultato di una
istruzione che è ancora nella pipeline
-Control hazards: Pipelining di branch e altre istruzioni che
cambiano il PC
•La soluzione più semplice è introdurre dei cicli di
clck di stallo nella pipeline fino a quando l’ hazard
non è risolto, inserendo una o più “bolle” nella
pipeline.
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
1
2
1

Structural Hazard
Esempio di structural hazard quando è presente un’unica
memoria per le istruzioni e i dati
Soluzioni
•Introdurre una bolla, una nop (not operation):
– Viene bloccata l'istruzione nella fase IF impedendo
l'aggiornamento del PC;
– Viene scritto sul registro IF/ID una NOP
•Duplicare le risorse hardware
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
Time (in clock cycles)‏
Value of
register $2:
Program
execution
order
(in instructions)‏
sub $2, $1, $3
and $12, $2, $5
or $13, $6, $2
add $14, $2, $2
sw $15, 100($2)‏
IM Reg
Data Hazard
CC 1 CC 2 CC 3 CC 4 CC 5 CC 6
IM Reg
DM
Reg
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
IM Reg DM Reg
CC 7 CC 8 CC 9
10 10 10 10 10/– 20 – 20 – 20 – 20 – 20
DM
Reg
IM Reg
DM Reg
IM Reg
DM Reg
3
4
2

Data Hazard: introduzione degli stalli
Una soluzione ai data hazard è l'introduzione di cicli di clock di stallo.
Poichè il data hazard viene scoperto nella fase ID, quando viene
introdotto uno stallo per i data hazard:
• Viene bloccata l'istruzione nella fase ID impedendo l'aggiornamento del
registro IF/ID;
• Viene bloccata l'istruzione nella fase IF non aggiornando il PC
• Vengono scritti sul registro ID/EX i segnali di controllo relativi a una nop
I cicli di stallo vengono ripetuti fino a quando non viene
aggiornato il registro destinazione
Il numero di cicli di clock di stallo dipende dalla distanza tra le
istruzioni
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
add r1, r2, r3
sub r4, r1, r2
add r1, r2, r3
subi r3, r2, 10
addi r4, r1, 5
Data Hazard: introduzione degli stalli
IF
IF
IF
ID
IF
ID
EX
stall
stall
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
ID
EX
ID
IF
MEM
MEM
EX
WB
WB
MEM
EX
WB
ID stall EX
MEM
MEM
WB
WB
5
6
3

Program
execution order
(in instructions)‏
sub $2, $1, $3
and $12, $2, $5
Time (in clock cycles)‏
IM Reg
Data Forwarding
CC 1 CC 2 CC 3 CC 4 CC 5 CC 6
IM Reg
DM Reg
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
IM Reg DM Reg
CC 7 CC 8 CC 9
Value of register $2 : 10 10 10 10 10/– 20 – 20 – 20 – 20 – 20
Value of EX/MEM : X X X – 20 X X X X X
Value of MEM/WB : X X X X – 20 X X X X
or $13, $6, $2
add $14, $2, $2
sw $15, 100($2)‏
R e g is t e rs
b . W i th fo rw a rd in g
DM Reg
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
IM Reg
DM Reg
IM Reg
DM Reg
Implementazione del forwarding
ID / E X E X / M E M
M E M /W B
R s
R t
R t
R d
M
u
x
M
u
x
F o rw a r d B
M
u
x
F o r w a r d A
A L U
F o rw a r d in g
u n it
D a ta
m e m o ry
E X /M E M .R e g is te rR d
M E M /W B .R e g is t e rR d
M
u
x
7
8
4

PC
Instruc tion
m em ory
IF/ID
Implementazione del forwarding
Registers
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
o r $ 4 , $ 4 , $ 2
P C
C lo c k 3
I n s tr u c tio n
I n s t r u c t io n
m e m o r y
IF / ID
C ontrol
IF /ID.R egis terR s
IF /ID.R egis terRt
IF /ID.R egis terRt
IF /ID.R egis terR d
ID/EX
W B
M
EX
R s
R t
R t
R d
M
u
x
M
u
x
M
u
x
ALU
Forwarding
unit
E X/M EM
Control+Forwarding
a n d $ 4 , $ 2 , $ 5 s u b $ 2 , $ 1 , $ 3
In s t ru c t io n
2
5
C o n tro l
R e g is te r s
1 0 1 0
W B
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
$ 2
$ 5
2
5
4
ID / E X
M
E X
$ 1
$ 3
1
3
2
M
u
x
M
u
x
M
u
x
W B
M
A L U
F o r w a r d in g
u n it
Ex/MEM.RegWrite
Data
m em ory
EX/M EM.RegisterRd
M EM /W B.R egisterRd
E X /M E M
W B
M
b e f o re < 1 >
M EM /W B
D a t a
W B
m e m o ry
Mem/WB.RegWrite
M E M /W B
W B
M
u
x
b e fo re < 2 >
M
u
x
9
10
5

a d d $ 9 , $ 4 , $ 2
P C
C lo c k 4
I n s t r uc tio n
m e m o ry
Control+Forwarding
R e g is te r s
1 0 1 0
W B
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
a fte r < 1 >
P C
C lo c k 5
I n s t r uc tio n
m e m o r y
IF /I D
I F /I D
o r $ 4 , $ 4 , $ 2 a n d $ 4 , $ 2 , $ 5
I n s t ru c t io n
4
6
C o n tro l
$ 4
$ 2
2
6
4
ID /E X
M
E X
$ 2
$ 5
2
5
4
M
u
x
M
u
x
M
u
x
F o r w a r d in g
Control+Forwarding
a d d $ 9 , $ 4 , $ 2 o r $ 4 , $ 4 , $ 2
In s t ru c t io n
4
2
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
2
C o n tro l
R e g is t e r s
1 0 1 0
W B
$ 4
$ 2
4
2
9
ID /E X
M
E X
$ 4
$ 2
4
2
4
M
u
x
M
u
x
M
u
x
A L U
u n it
A L U
F o r w a r d in g
u n it
E X /M E M
1 0
W B
M
M
s u b $ 2 , . . .
2
E X /M E M
a n d $ 4 , . . .
1 0
W B
4
D a t a
m e m o r y
D a t a
m e m o r y
M E M /W B
W B
M E M /W B
1
W B
b e fo r e < 1 >
M
u
x
s u b $ 2 , . . .
2
M
u
x
11
12
6

P C
I n s t r u c t io n
m e m o r y
Control+Forwarding
a f te r < 2 > a f te r< 1 >
a d d $ 9 , $ 4 , $ 2 o r $ 4 , . . .
C lo c k 6
1 0
W B
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
P r o g ra m
e x e c u tio n
o rd e r
(in in s tr u c tio n s )‏
lw $ 2 , 2 0 ($ 1 )‏
a n d $ 4 , $ 2 , $ 5
o r $ 8 , $ 2 , $ 6
a d d $ 9 , $ 4 , $ 2
s l t $ 1 , $ 6 , $ 7
IF / ID
I n s t r u c t io n
T im e (in c lo c k c y c le s )‏
4
C o n tr o l
R e g is t e r s
ID / E X
M
E X
$ 4
$ 2
4
2
9
M
u
x
M
u
x
M
u
x
A L U
F o rw a rd in g
Forwarding per lw
C C 1 C C 2 C C 3 C C 4 C C 5 C C 6
IM
R e g
IM
R e g
D M R e g
D M
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
u n it
R e g
E X /M E M
1 0
W B
IM R e g D M R e g
M
4
D a t a
m e m o r y
I M R e g
D M R e g
M E M /W B
1
W B
a n d $ 4 , . . .
I M R e g
D M R e g
4
M
u
x
C C 7 C C 8 C C 9
13
14
7

P ro gr am
e xecu tion
o rd e r
(in in stru ctio n s )‏
P C W r ite
lw $ 2 , 2 0 ($ 1 )‏
a n d $ 4, $ 2 , $ 5
o r $ 8 , $ 2 , $ 6
a d d $ 9, $ 4 , $ 2
slt $ 1 , $ 6, $ 7
IM
Introduzione di uno stallo per lw
Tim e (in c lo ck cycle s)‏
C C 1 C C 2 C C 3 C C 4 C C 5 C C 6
R e g
IM R e g R e g
D M
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
P C
Instruction
m em ory
IF /ID W r ite
IF/ID
In s tr u c tio n
Ha zard
detec tion
unit
IM
D M R e g
R e g
IM R e g D M R e g
bubble
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
C C 7 C C 8 C C 9 C C 1 0
IM R e g
D M R eg
Hazard detection unit
C ontrol
0
Registers
IF /ID.RegisterR s
IF /ID.RegisterR t
IF /ID.RegisterR t
IF /ID.RegisterR d
ID /EX.R egisterRt
ID /EX.Me mR ead
M
u
x
ID/EX
W B
M
EX
Rt
R d
R s
Rt
M
u
x
M
u
x
M
u
x
IM R eg
D M R e g
ALU
Forw arding
unit
EX/M EM
W B
M
D ata
memory
EX/M EM.RegisterRd
ME M/W B.RegisterRd
M EM /WB
W B
M
u
x
15
16
8

Hazard detection unit
a n d $ 4 , $ 2 , $ 5 lw $ 2 , 2 0 ($ 1 )‏ b e fo re < 1 > b e fo r e < 2 >
P C W r it e
P C
C lo c k 2
I n s t r uc tio n
I F /I D W ri te
H a z a rd
d e te c t io n
u n it
I D /E X .M e m R e a d
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
o r $ 4 , $ 4 , $ 2
P C W r ite
P C
C lo c k 3
m e m o ry
I n s tr u c tio n
m e m o r y
IF / ID W r i te
IF /I D
IF /I D
In s t ru c t io n
1
X
1
X
a n d $ 4 , $ 2 , $ 5
In s t r u c t io n
2
5
2
5
H a z a r d
d e te c ti o n
u n it
C o n tro l
0
R e g i ste r s
M
u
x
I D /E X .R e g is te rR t
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
1 1
$ 1
$ X
1
X
2
ID /E X
W B
M
E X M
W B
M
u
x
M
u
x
M
u
x
A L U
F o r w a r d in g
u n it
E X /M E M
Hazard detection unit
C o n tr o l
0
R e gi s te r s
ID /E X .M e m R e a d
M
u
x
I D /E X .R e g ist e rR t
0 0
$ 2
$ 5
2
5
4
ID / E X
W B
M
E X
lw $ 2 , 2 0 ($ 1 )‏
2
$ 1
$ X
1
X
1 1
M
u
x
M
u
x
M
u
x
A L U
F o rw a r d in g
u n it
W B
E X /M E M
W B
M
b e fo r e < 1 >
D a t a
m e m o r y
D a t a
m e m o r y
M E M /W B
M E M /W B
W B
b e fo r e < 3 >
M
u
x
b e fo r e < 2 >
M
u
x
17
18
9

P C W r it e
P C W r it e
P C
o r $ 4 , $ 4 , $ 2
C lo c k 4
I n s tr u c tio n
m e m o r y
IF /ID W r it e
H a z a r d
d e te c tio n
u n it
Hazard detection unit
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
a d d $ 9 , $ 4 , $ 2
P C
C lo c k 5
In s tr u c ti o n
m e m o r y
IF / ID W r i te
I F /ID
I F /ID
a n d $ 4 , $ 2 , $ 5 b u b b le
I n s tr u c tio n
2
5
2
5
o r $ 4 , $ 4 , $ 2
In s tr u c t io n
4
2
4
2
H a z a r d
d e t e c tio n
u n it
C o n t r o l
0
R e g is t e r s
ID / E X .M e m R e a d
M
u
x
ID / E X . R e g is te r R t
ID / E X
1 0 0 0
W B
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
$ 2
$ 5
2
5
4
M
E X
$ 2
$ 5
2
5
4
M
u
x
M
u
x
M
u
x
A L U
F o r w a r d in g
u n it
E X / M E M
1 1
W B
Hazard detection unit
2
C o n t ro l
0
R e g is t e rs
ID /E X .M e m R e a d
M
u
x
I D /E X . R e g is t e r R t
1 0 1 0
W B
$ 4
$ 2
4
2
4
ID / E X
M
E X
a n d $ 4 , $ 2 , $ 5
$ 2
$ 5
2
5
4
M
u
x
M
u
x
M
u
x
A L U
F o r w a rd in g
u n it
M
E X / M E M
M
lw $ 2 , . . .
2
0
W B
D a t a
m e m o r y
M E M /W B
W B
b e fo re < 1 >
2
M
u
x
b u b b l e lw $ 2 , . . .
D a ta
m e m o r y
M E M /W B
1 1
W B
M
u
x
19
20
10

a f te r< 1 >
P C W r it e
P C
C lo c k 6
I n s t r uc tio n
m e m o r y
IF /ID W r ite
IF /I D
a d d $ 9 , $ 4 , $ 2
H a z a r d
d e te c tio n
u n it
Hazard detection unit
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
a f te r< 2 > a ft e r< 1 >
P C W r i te
P C
C lo c k 7
I n s t r u c tio n
m e m o r y
IF / ID W r i te
IF / ID
I n s t ru c t io n
In s tr u c t io n
4
2
4
2
H a z a rd
d e t e c t io n
u n it
C o n tro l
0
R e g i st e r s
I D /E X .M e m R e a d
M
u
x
I D /E X .R e g is te r R t
ID /E X
1 0 1 0
W B
$ 4
$ 2
4
2
9
M
E X
$ 4
$ 2
4
2
4
o r $ 4 , $ 4 , $ 2
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
M
u
x
M
u
x
M
u
x
A L U
F o rw a r d in g
u n it
E X /M E M
1 0
W B
Hazard detection unit
4
C o n tr o l
R e g is te r s
I D /E X .M e m R e a d
0
M
u
x
I D /E X .R e g i st e r R t
ID /E X
1 0 1 0
W B
M
E X
M
a n d $ 4 , . . .
4
D a t a
m e m o ry
M E M /W B
0
W B
b u b b l e
a d d $ 9 , $ 4 , $ 2 o r $ 4 , . . . a n d $ 4 , . . .
$ 4
$ 2
4
2
9
M
u
x
M
u
x
M
u
x
A L U
F o r w a r d in g
u n it
E X /M E M
1 0
W B
M
4
D a ta
m e m o ry
M E M /W B
1
W B
4
M
u
x
M
u
x
21
22
11

Program
execution
order
(in instructions)
40 beq $1, $3, 7
44 and $12, $2, $5
48 or $13, $6, $2
52 add $14, $2, $2
72 lw $4, 50($7)
Time (in clock cycles)
CC 1
IM Reg
Branch
DM Reg
IM Reg DM Reg
IM Reg
DM
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
CC 2 CC 3 CC 4 CC 5 CC 6 CC 7 CC 8 CC 9
IM Reg
DM
Branch
• I control hazard può essere gestiti mediante stalli impedendo il
completamento della fase di fetch dell’istruzione successiva fino
a quando non si conosce l’esito del branch
– Disabilitando l’incremento del PC
– Scrivendo su registro IF/ID una NOP
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
IM
Reg
Reg
Reg
DM
Reg
23
24
12

IF.Flush
PC
4
M
u
x
Instruction
memory
IF/ID
Hazard
detection
unit
Control
Shift
left 2
Sign
extend
Registers
Branch
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
0
M u
x
=
ID/EX
WB
M
EX
Branch
a n d $ 1 2 , $ 2 , $ 5 b e q $ 1 , $ 3 , 7 s u b $ 1 0 , $ 4 , $ 8
IF.Flush
P C
7 2 4 4
C l o c k 3
4
7 2
4 8
M
u
x
In s tr u c ti o n
m e m o r y
I F / ID
4 8 4 4
C o n tr o l
H a z a r d
d e t e c ti o n
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
u n it
2 8
S h if t
l e f t 2
7
S ig n
e x t e n d
7 2
0
R e g is t e r s
M
u
x
=
$ 1
$ 3
ID /E X
W B
M
E X
1 0
M
u
x
M
u
x
M u
x
M
u
x
M
u
x
$ 4
$ 8
ALU
Forwarding
unit
A L U
F o r w a rd in g
u n it
EX/MEM
WB
M
E X / M E M
W B
M
Data
memory
D a t a
m e m o r y
MEM/WB
WB
M E M /W B
W B
M
u
x
b e f o r e < 1 > b e f o r e < 2 >
M
u
x
25
26
13

lw $ 4 , 5 0 ( $ 7 )‏
IF.Flush
C l o c k 4
P C
7 6 7 2
4
7 6
M
u
x
In s tr u c ti o n
m e m o r y
IF / I D
b u b b l e ( n o p )‏
7 6 7 2
C o n tr o l
H a z a rd
d e te c ti o n
Branch
Metodologie di progettazione Hardware/Software- LS Ing. Informatica
u n it
S h if t
l e f t 2
S ig n
e x t e n d
0
R e g i s t e rs
M
u
x
=
ID /E X
W B
M
E X
b e q $ 1 , $ 3 , 7 s u b $ 1 0 , . . . b e f o r e < 1 >
M
u
x
M
u
x
$ 1
$ 3
A L U
F o r w a r d in g
u n it
E X / M E M
W B
M
1 0
D a t a
m e m o r y
M E M /W B
W B
M
u
x
27
14