SECONDA UNIVERSITA' DEGLI STUDI DI NAPOLI ... - CO.RI.STA

More documents

Recommendations

Info

1.4.3 Unità Digitale 1.4.3.1 Descrizione Gli scopi principali dell’unità digitale sono: acquisire e memorizzare echi RF; memorizzare dati ancillari che arrivano dalla CDMU; fornire segnali di tempificazione a tutto il RADAR. Inoltre l’unità digitale è capace di operare in due modi differenti: No Presumming: in questa modalità il RADAR opera normalmente, gli echi sono campionati, formattati insieme con i dati ancillari ed immagazzinati nel disk array; Presumming: in questa modalità il RADAR opera esattamente come la precedente ma gli echi campionati sono sommati 8 a 8 e solo la somma viene formattata con i dati ancillari e memorizzata sul disk array. 1.4.3.2 Caratteristiche L’architettura generale dell’unità digitale è riportata Figura 1- 8: Architettura generale ed interfacce dell'unità digitale. I principali sottosistemi che compongono l’unità sono: Analog To Digital Converter; Timing and Control unit; Data Formatting and Disk Array Controller Board. I sottosistemi menzionati sono implementati per mezzo di due schede: la prima è il Convertitore Analogico Digitale e la seconda è la scheda basata su FPGA. L’ADC è un kit di valutazione dell’LTC2208-14 della Linear Technologies; il clock di campionamento a 50MHz viene ricevuto dal sottosistema RF ed è trasmesso alla scheda FPGA in formato elettrico LVDS insieme con i campioni a 14 bit del segnale digitalizzato. L’uscita del clk LVDS viene usata dalla scheda FPGA allo scopo di sincronizzare tutti i sottosistemi digitali allo stesso clock di riferimento. La scheda FPGA è principalmente composta da un FPGA Virtex-4 della Xilinx. I sottosistemi principali, tutti implementati nello stesso FPGA, sono: 28
Timing&Control Unit, questo sottosistema genera i segnali di timing e di controllo necessari al RADAR allo scopo di operare correttamente: Start_CGU, Enable_Autocheck, RF_Switch, PRI, Start_ADC, Start_Formatting e così via. Tutti questi segnali sono derivati dal clock di riferimento ricevuto dall’ADC. Inoltre, questo sottosistema è responsabile di reagire ai comandi ricevuti dal Control PC e fornire le risposte adatte. Questo obiettivo è realizzato per mezzo di una custom board composta da un microcontrollore che converte comandi/risposte RS-232 ricevuti dal PC/FPGA in segnali elettrici; CDMU IF-INS/GPS: questo sottosistema è deputato a ricevere dati ancillari trasmessi dalla CDMU, verificare la loro integrità e immagazzinarli in ordine FIFO per consentire loro la sincronizzazione al timing PRI; PDU CGU_TRG RF_SW_CTRL AutoChk_CTRL TIMING & CONTROL UNIT RS-232 /2 Main & Red RS-232 SW-MMI PC TRIGGER PCI Segnale Video In CLK ADC CLK 14 | | DATA FORMATTING INTERFACE Board LVDS DISK ARRAY CTRL RS-232 INS GPS CDMU IF – TLM/TCM CDMU-IF CDMU IF – INS/GPS Figura 1- 8: Architettura generale ed interfacce dell'unità digitale Interface to Disk Array Controller: questo sottosistema è responsabile dell’implementazione del Protocollo del Disk Array Controller e di trasmettere il pacchetto dati PRI formattato. 29
Page 1 and 2: SECONDA UNIVERSITA’ DEGLI STUDI D
Page 3 and 4: 3.4 Considerazioni.................
Page 5 and 6: Figura 1: Traiettoria del SORA Le m
Page 7: Tabella 2: Concept Idea 7
Page 10 and 11: 1.2 Architettura del Sistema 1.2.1
Page 12 and 13: L’OBC chiede e riceve i dati anci
Page 14 and 15: Timing Command From To IF Note T0 S
Page 16 and 17: Timing Command From To IF Note T0 +
Page 18 and 19: . Figura 1- 3: Progetto della sonda
Page 20 and 21: missione, il disk array deve essere
Page 22 and 23: Il disk array controller Streamstor
Page 24 and 25: Connettore SATA L connesso al SATA
Page 26 and 27: elabora i dati e ritorna dei valori
Page 30 and 31: 1.4.3.3 Interfacce Le interface del
Page 32 and 33: 1.4.4.1 FGU L’FGU (Frequency Gene
Page 34 and 35: alla catena di ricezione. Non fa pa
Page 36 and 37: ultravioletti che sono dannosi per
Page 38 and 39: 2.3 Analisi termica della struttura
Page 40 and 41: Tutte le analisi riguardanti i comp
Page 42 and 43: Figura 2- 4: Andamento delle temper
Page 44 and 45: 2.3.2 Incertezza dovuta alla misura
Page 46 and 47: 2.3.3 Foto tramite termocamera Prim
Page 48 and 49: Figura 2- 9: Alimentatore ATX Quind
Page 50 and 51: Figura 2- 12: Termofoto del disk ar
Page 52 and 53: Figura 2- 14: Termofoto della sched
Page 54 and 55: 3 PRODOTTI E SOFTWARE ATTUALMENTE D
Page 56 and 57: difficoltà si riscontrano nel dete
Page 58 and 59: 3.2.2 Heat Pipe Un heat pipe (condo
Page 60 and 61: all'estremità fredda quando il flu
Page 62 and 63: Schede Elettroniche mentre i Loop H
Page 64 and 65: Il rendimento di una cella di Pelti
Page 66 and 67: È estremamente facile, con un uso
Page 68 and 69: adiatore di scambiare il calore acq
Page 70 and 71: Figura 3- 5: Waterblock per hard di
Page 72 and 73: Figura 3- 7: Thermaltake Fanless He
Page 74 and 75: un altro buon sistema è quello di
Page 76 and 77: maggiore è la Koolance che ha prod
Page 78 and 79:
La traversa centrale e le due later
Page 80 and 81:
Lavorazione della serpentina, filet
Page 82 and 83:
3.3.1.3 Pompe Ora veniamo ad un'alt
Page 84 and 85:
Se osserviamo il grafico con le cur
Page 86 and 87:
Figura 3- 15: Boiler Quick In quest
Page 88 and 89:
-Elevata protezione a lungo termine
Page 90 and 91:
3.3.1.6 Tubi Parte non meno importa
Page 92 and 93:
Figura 3- 18: Tubi gore style 400 C
Page 94 and 95:
Per quanto riguarda i portatubo cla
Page 96 and 97:
4 SOLUZIONE FINALE In questo capito
Page 98 and 99:
pompa, e’ sbagliato prendere dell
Page 100 and 101:
Quindi nel nostro sistema di raffre
Page 102 and 103:
Figura 4- 4:Particolare del montagi
Page 104 and 105:
4.1.2 Costruzione della vasca e del
Page 106 and 107:
Infine un ultima accortezza, per ev
Page 108 and 109:
Conclusioni Il lavoro di tesi ha ri
Page 110:
[9] Appunti in rete http://www.hwup
show all

SECONDA UNIVERSITA' DEGLI STUDI DI NAPOLI ... - CO.RI.STA

Create successful ePaper yourself

Delete template?

Save as template?