Técnicas de Otimização de Código para Placas de ... - UFMG

1.3. Análises e Otimizações de Divergência
Muitas das otimizações que vimos na Seção 1.2, tais como
ladrilhamento e alocação de registradores, são técnicas clássicas
de compilação [1], podendo ser usadas tanto em programas
sequenciais quanto em programas paralelos. Existem, contudo,
otimizações de código que fazem sentido apenas quando usadas
sobre máquinas SIMD, como os processadores de warps
em CUDA. Esta peculiaridade deve-se a um fenômeno denominado
execução divergente, o qual descreveremos nesta seção.
Warps de threads. Em uma GPU, threads são organizadas
em grupos que executam em passo único, chamados warps no
jargão da NVIDIA e frentes de onda no jargão da ATI. Para entender
as regras que governam o funcionamento das threads
em um mesmo warp, imaginemos que cada warp pode usar várias
unidades lógicas e aritméticas; porém, existe somente um
buscador de instruções por warp. Por exemplo, a placa Ge-
Force 8800 é capaz de executar 16 warps simultaneamente.
Cada warp agrupa 32 threads e pode usar 8 unidades lógicas e
aritméticas. Como existe somente um buscador de instruções,
cada warp pode executar 32 instâncias da mesma instrução em
quatro ciclos de pipeline da GPU. Cada uma destas instruções,
embora designando a mesma operação, não precisa usar os
mesmos dados. Trazendo de volta nossa analogia do pelotão
de fuzilamento, cada soldado seria uma unidade de processamento,
o capitão que lhes grita as ordens faz o papel do buscador
de instruções e cada fuzil representa os dados sendo processados.
Evidentemente este modelo de execução é mais eficiente
quando usado sobre aplicações regulares em que todas
as threads podem executar as mesmas tarefas. Infelizmente
muitas das aplicações que gostaríamos de paralelizar não são
tão regulares e divergências podem acontecer entre as threads.
Dizemos que um programa é divergente se durante sua execução
threads agrupadas no mesmo warp seguem caminhos
diferentes logo após terem processado um desvio condicional.
Divergências ocorrem, então, devido à desvios condicionais.
A condição de desvio pode ser verdadeira para algumas threads
e falsa para outras. Dado que cada warp possui acesso
no máximo a uma instrução a cada ciclo de execução, em vista
34