Técnicas de Otimização de Código para Placas de ... - UFMG

__global__ s t a t i c void b i t o n i c S o r t ( i n t ∗ values ) {
extern __shared__ i n t shared [ ] ;
const unsigned i n t t i d = threadIdx . x ;
shared [ t i d ] = values [ t i d ] ;
__syncthreads ( ) ;
for ( unsigned i n t k = 2; k 0; j /= 2) {
unsigned i n t i x j = t i d ^ j ;
i f ( i x j > t i d ) {
i f ( ( t i d & k ) == 0) {
i f ( shared [ t i d ] > shared [ i x j ] ) {
swap ( shared [ t i d ] , shared [ i x j ] ) ;
}
} else {
i f ( shared [ t i d ] < shared [ i x j ] ) {
swap ( shared [ t i d ] , shared [ i x j ] ) ;
}
}
}
__syncthreads ( ) ;
}
}
values [ t i d ] = shared [ t i d ] ;
}
Figura 1.28. Implementação da ordenação bitônica.
implementação do quicksort paralelo de Cederman e Tsigas [9].
Neste caso, a ordenação bitônica é invocada para ordenar os
pequenos arranjos que o quicksort produz via a contínua aplicação
do algoritmo de partição pivotal. A implementação da ordenação
bitônica, conforme obtida no pacote de desenvolvimento
da NVIDIA, é dada na figura 1.28.
Dado que a GPU está presa ao modelo de processamento
SIMD, é provável que divergências venham a acontecer durante
a execução da ordenação bitônica. Ou seja, invariavelmente a
condição (tid & k) == 0, em que tid é o identificador da
thread, será verdadeira para algumas threads e falsa para outras.
A fim de observarmos o impacto de divergências sobre o
desempenho da aplicação CUDA, faz-se necessário deixarmos
o alto nível da linguagem fonte, para nos atermos aos detalhes
do código PTX, cujo assembly é mostrado na figura 1.29.
A figura 1.29 usa uma notação que omitimos até agora: tratase
do grafo de fluxo de controle (CFG). Este CFG descreve as
instruções PTX geradas para o bloco de código da figura 1.28
que existe no escopo do teste ixj > tid. O CFG possui um
36