第44 期: 面向未来十年的“All Programmable” - Xilinx
第44 期: 面向未来十年的“All Programmable” - Xilinx
第44 期: 面向未来十年的“All Programmable” - Xilinx
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
力及其 TCP/IP 服务器通信功能(图<br />
7)。我们使用赛灵思系统生成器(<br />
System Generator)开发图像处理邻<br />
域运算。赛灵思系统生成器让我们享<br />
有 Simulink ® 仿真和自动 RTL 代码生<br />
成的便利。解串器将输入的像素流转换<br />
成 3x3 像素阵列,然后依次排列成一个<br />
覆盖整个图像的掩膜,为滤波器的并行<br />
乘积加总提供输入,或为后续的中值过<br />
滤器比较提供输入。 [7] 过滤器的输入和<br />
输出像素向量的宽度为 4 位,故我们<br />
插入一个 PRM 封装器,以多路复用<br />
同步 FIFO 提供的 32 位输入向量的 8<br />
个四位元。使用 MATLAB ® 脚本,我<br />
们将 800 x 600 PNG 图像转换为四位<br />
灰度像素,用作 PRM 的输入激励。<br />
在过滤器的输出端,8 个四位寄存器<br />
顺序写入和级联,将字传输给 OUT-<br />
FIFO(图 4)。<br />
表 3 是 SoC 客户端三个运算步<br />
骤(接收 PRM 比特文件、重配置<br />
PRR、图像处理序列)的时序测量结<br />
果。 我 们 用 数 字 示 波 器 在 XGpio_<br />
WriteReg() 调用触发的 GPIO 输出处<br />
测量第一次到最后一次数据传输周<strong>期</strong>,<br />
采集接收与图像处理周<strong>期</strong>。<br />
重配置时间间隔都是一样的,因<br />
为没有 Xilkernel 调度事件干扰基于软<br />
件的 HWICAP 操作。受 FSM 控制的<br />
HWICAP 操作在没有 MicroBlaze 互<br />
动的情况下,可以超过 112 KBps 的<br />
重配置速度实现更短的用时,甚至在<br />
启用中断的情况下也不例外。<br />
在 从 代 理 向 SoC 客 户 端 发 送<br />
PRM 的过程中,连接很快中断。因为<br />
每传输 100 个字节仅 1 毫秒的延迟,<br />
SoC 客户端的通信非常畅通。由于与<br />
图像处理周<strong>期</strong>同步,正常的 Xilkernel<br />
线程导致 PLB 访问竞争,因此 SoC<br />
客户端在典型状态下运行。二值化序<br />
列的用时为 600 x 800/100MHz=4.8<br />
分 布 式 计 算 领 域 的 出 色 表 现<br />
图 6 – 静态部分(右边)和动态部分(左边,白色椭圆形区域)<br />
根据 PRR 指定的区域进行资源布局<br />
2012 年第二季度 赛灵思中国通讯 44 <strong>期</strong> 19<br />
用时<br />
过滤器模块 Slice 数 PRM 重配置 3.5MB 图像处理<br />
接收(秒) 比特文件 (秒)<br />
(秒)<br />
二值化 3 77 31.25 25.25<br />
腐蚀过滤器 3x3 237 73 31.25 85.93<br />
中值过滤器 3x3 531 73 31.25 77.09<br />
Sobel 过滤器 3x3 479 73 31.25 86.45<br />
表 3 - 时间测量结果;用使能中断重配置。处理器和外设时钟速率为 100MHz