NVIDIA CUDA 计算统一设备架构

(round-towards-zero),
:
(denormalized
参
程 指 南 , 版
的
它 (FMAD),
(round-to-nearest-even)
请 NaN),
的
构 的 处 理 方 式 不 同 。 架
对
精 度 浮 点 数 加 单 于
平 除
加
number); 浮
下
- 乘 法 往 往 结 合 为 一 条 乘 和 法
令 法 是 通 过 倒 数 、 以 非 标 准 的 方 式 实 现 的 ; 指
截 取 乘 法 的 中 间 结 果 ; 将
根 是 以 非 标 准 的 方 式 通 过 倒 数 平 方 根 实 现 的 ; 不 方
和
的 结 果 将 被 刷 新 为 零 ; 涉 及 一 个 或 多 个 输 操 作 的 结 果 是 位 模 意 : 溢
加 以 注
于 加 法 和 乘 法 , 仅 支 持 通 过 静 态 舍 入 模 式 实 现 舍 入 到 最 近 的 偶 数 零 舍 入 支 持 向 正 负 无 穷 大 方 向 的 舍 入 ; 对
向
仅
标
舍
模 式 是 舍 入 到 最 近 的 偶 数 或 的 入
其 但
不 支 持 反 向 规 格 化 数
点 算 术 和 比 较 指 令 会 在 浮 点 操 作 之 前 将 操 作 数 反
规 格 化 为 零 ; 向
于 双 精 度 浮 点 数 : 对
IEEE-754
而 言 , 采 用 将 数 限 定 在 所 支 持 的 范 围 尾 端 的 方 法 。 这 并
入 NaN
式 0x7fffffff
QNaN(Quiet
未 定 义 在 浮 点 值 超 出 整 型 格 式 的 范 围 的 情 况 下 , 浮 点 值 到 整 型 值 的 转 换 方 式 。 对 于 计 算 设 备
NaN 数 不 是 , 则 结 果 为 非 参 他
。 数
IEEE 、 除 法 和 平 方 根 运 算 中 惟 一 支 持 的 数 倒
IEEE-754R 据 根
fminf()、fmin()、fmaxf() 如 果 , 准
fmax()
与 x86
是 的 输 入 参 数 之 一 是 NaN,
CUDA 编
59
本 2.0