Kompendium - Datorteknik

More documents

Recommendations

Info

Här upptäcker vi ett fel. Signalen q har inget startvärde. Efter lite grunnande beslutarvi oss föra att införa en reset-signal, synkron och aktivt låg. Det innebäromskrivningar både i counter och testbänken. Vi använder bl a följande rad föratt göra en reset-signal i testbänken.reset
uut: counter PORT MAP(clk => clk,count => count,q => q);Pilarna betyder inte signalriktning utan signal inuti => signal utanför komponenten,alltså kopplas till. I detta fall (bestämt av Project Navigator) hardessa signaler samma namn.Vi tror att du ska bara använda COMPONENT-satsen i testbänkar (och då får judu den gratis av verktyget). CPLD 9572 är för liten för sk hierarkisk konstruktion.Ett annat användningsområde är om du vill simulera ett bygge, som består avflera CPLD-er.34
Page 1 and 2: Digital Konstruktion TSEA43Ingemar
Page 3 and 4: 2.2.1 COMPONENT-satsen . . . . . .
Page 5 and 6: Kapitel 1Introduktion till VHDL1.1
Page 7 and 8: När man ansluter lodräta ledare m
Page 9 and 10: Figur 1.4: Blockschema över Xilinx
Page 11 and 12: x
Page 13 and 14: Exempel: Vi vill bygga ett sekvensn
Page 15 and 16: u
Page 17 and 18: 1.6.2 Signaler och variablerVHDL sk
Page 19 and 20: Sedan kan man deklarera signaler so
Page 21 and 22: WITH sel SELECTy
Page 23 and 24: ELSE -- x är 1!CASE q ISWHEN "00"
Page 25 and 26: • klockan får inte förekomma n
Page 27 and 28: Kapitel 2Utvecklingsverktyget ISEVi
Page 29 and 30: Tryck därefter next och sedan på
Page 31 and 32: TIE | 739 | TIETIE | 838 | countTIE
Page 33: END testbench;ARCHITECTURE behavior
Page 37 and 38: esetHexa−decimalttangentbord4PNR4
Page 39 and 40: clkrstKBstrobekbSEPREG1X2dvar210-r
Page 41 and 42: p
Page 43 and 44: 3.5 SimuleringVi avslutar detta exe
Page 45 and 46: Kapitel 4Laborationsuppgift:IR-mott
Page 47 and 48: IR−mottagareCPLDKlock−modulFigu
Page 49: Bilaga AKopplingsschemanA.1 Blocksc
Page 52 and 53: knapp
Page 54 and 55: u : OUT std_logic_vector(3 downto 0
Page 56 and 57: Bilaga CProjektkatalog för DK/IT 2
Page 58 and 59: ör ha en upplösning av minst 256x
Page 60 and 61: Mätinstrument och liknandeDigitalu
Page 62 and 63: Bilaga DVirteknikAll konstruktion i
Page 64 and 65: Bilaga ELogikanalysatorn HP54620ABr
Page 66 and 67: hexadecimal form genom att trycka p
Page 68 and 69: ARCCRPCXRSPProcessorc v zN$0000$000
Page 70 and 71: JMPV SPILL ; spill?ASRA ; dela med
Page 72 and 73: F.1.5Indexerad adresseringsmod.Vi t
Page 74 and 75: Mnemonic Beskrivning Funktion Flagg
Page 76 and 77: M Adresseringsmod EA3 bitar0 absolu
Page 78 and 79: START80: 0 0 0 0 0 0 0 11: 0 0 0 0
Page 80 and 81: Adress Signaler Funktion Kommentar0
Page 82 and 83: F.4.2ALU-enhetenVi fortsätter med
Page 84 and 85:
end component;--component aluport(c
Page 86 and 87:
-- läsningd
Page 88 and 89:
Figur F.12: Ett exempel på simuler
Page 90:
Litteraturförteckning[1] Roos O. (
show all

Kompendium - Datorteknik

Create successful ePaper yourself

Delete template?

Save as template?