pdf - Univerzitet u Nišu

Univerzitet u Nišu 

Elektronski fakultet - Niš 

Katedra za Elektroniku 

Mentor: prof. dr M. Stojčev 

SPREGA MIKROKONTROLERA PIC16F877 

SA PARALELNIM PERIFERIJSKIM 

INTERFEJSOM D71055C I D/A 

KONVERTOROM DAC0832LCV 

Studenti: 

Siniša Stoilković 10984 

Mladen Pavlović 10922 

Slaviša Popović 10937

SEMINARSKI RAD IZ MIKROPROCESORSKIH SISTEMA 

SADRŽAJ 

UVODNA REČ -03- 

OPIS MIKROKONTROLERA PIC16F877-04 -04- 

PARALELNI PERIFERIJSKI INTERFEJS 8255 -15- 

DIGITALNO-ANALOGNA KONVERZIJA -27- 

ANALOGNA- DIGITALNA KONVERZIJA -34- 

OPIS PROJEKTA -62- 

LABORATORIJSKA VEŽBA -72- 

ZAKLJUČAK -76- 

LITERATURA -77- 

DATASHEETS – IZVODI -78- 

AUTORI PROJEKTA -94- 

FOTOGRAFIJA UREĐAJA -97- 

2


UVODNA REČ 

Ideja autora rada koji je pred vama bila je da se ilustruje način sprezanja 

mikrokontrolera PIC16F877-04 sa paralelnim periferijskim interfejsom (PPI) 

D71055C (zamean za 8255) i D/A konvertorom DAC0832. 

Prvo poglavlje sadrži opis mikrokontrolera PIC16F877-04. Zatim je u 

kratkim crtama opisan PPI 8255. U trećem i četvrtom poglavlju su izloženi 

principu D/A i A/D konverzije. 

Električna šema i izgled štampane ploče projekta sa objašnjenjima 

ilustrovani su u petom poglavlju. U istom poglavlju se nalazi izgled programa u 

mikroC-u i asembleru. 

Ovde želimo da istaknemo kako je mikrokontroler isprogramiran preko 

AllPIC programatora uz pomoć softvera IC-Prog. O proceduri programiranja 

priložen je kompletan tekst koji se nalazi u poglavlju DATASHEETS-PRILOZI. 

3


/I/ OPIS MIKROKONTROLERA PIC16F877-04 

1-1. OSNOVNE KARAKTERISTIKE MIKROKONTROLERA 

PIC16F877 je Microchip-ov 8-bitnom CMOS mikrokontroler baziran na 

ash tehnologiji.To znači da u samom čipu postoji programska memorija koja 

se upisuje i briše električnim putem, što je daleko naprednije od brisanja 

EPROM-a UV zracima. 

RISC arhitektura omogućuje odvojene magistrale 8-bitnih podataka i 14bitne 

programske memorije, pa je moguće da se pribavlja naredna instrukcija 

dok se izvršava tekuća (eng. pipelining). Sve instrukcije traju jednako (osim u 

slučaju grananja programa) i završe se za četiri ciklusa oscilatora. Dakle, ako 

je oscilator kongurisan na 4 MHz, dobija se da ciklus instrukcije iznosi 1 µs. 

Jezgro mikrokontrolera PIC16F877 proizvodi se u 40-pinskom (DIP) ili 

u 44-pinskim kućištima (QFP i PLCC), Slika 1-1. 

Slika 1-1. Kućišta u koja se «pakuje» PIC16F877 (a. DIP-40, b.PLC-44, 

c.TQFP-44) 

Sa blok dijagrama kojeg daje Microchip (Slika 1-2) može se ustanoviti da 

se koncepcija ovog mikrokontrolera ne razlikuje mnogo od koncepcije RISC 

mikrokontrolera drugih proizvođača prisutnih na tržištu. Uočavaju se 

standardne komponente: 

• Flash programska memorija – 8 kword 

• RAM (File Registers) – 368 bajtova 

• Aritmetičko-logička jedinica (ALU) 

• Akumulator (Working Register) 

4


• Hardverski magacin (Stack) sa 8 nivoa 

• EEPROM memorija podataka – 256 bajtova 

• Razne periferne jedinice (portovi, tajmeri, A/D konvertor, USART,...) 

PIC16F877 podržava tehniku prekida (eng. interrupts). Postoji ukupno 14 

izvora prekida, što spoljašnjih, što unutrašnjih. Svaki prekid nema sopstveni 

interapt-vektor, već postoji jedinstvena adresa (0x0004) od koje se 

nastavlja izvršavanje programa kada se dogodi bilo koji od njih. Tada je na 

programeru da prozivanjem zastavica/markera pojedinih prekida (eng. 

interrupt ags polling) ustanovi ko traži prekid i uputi program na 

izvršavanje odgo-varajuće rutine za obradu. Adresa na koju se program treba 

vratiti po obradi prekida čuva se automatski u hardverskom magacinu i u 

programski brojač vraća izvršavanjem instrukcije RETFIE. 

Slika 1-2. Arhitektura mikrokontrolera 

Ono što mikrokontrolere izdvaja od ostalih procesora jeste prisustvo raznih 

specijalnih kola koja se trebaju izboriti sa potrebama real-time aplikacija. 

Ovaj mikrokontroler poseduje niz osobina potrebnih da se maksimizuje 

pouzdanost sistema, minimizuje cena kroz eliminaciju eksternih komponenti, 

omoguće režimi niske potrošnje energije, pružanje zaštite programskog kôda. 

Upotreba navedenih resursa deniše se u programatorskom soſtveru 

upisom odgovarajuće konguracione reči u registar CONFIG. Taj registar je 

dostupan samo u toku upisa programa u mikrokontroler i drugačije se ne 

može adresirati. 

5


Među ponuđenim karakteristikama postoji mogućnost izbora četiri tipa 

oscilatora, mogućnost upotrebe Power-up (PWRT) i Oscilator Start-up 

(OST) tajmera, te eventualno korišćenje Power-on (POR) i/ili Brown-out 

(BOR) reseta. Povećanju pouzdanosti kroz sprečavanje zalaska programa u 

mrtve petlje pomaže upotreba Watchdog tajmera (WDT). Zaštitu kôda od 

neželjenog čitanja pruža opcija code protection. 

Za uređaje sa baterijskim napajanjem interesantna mogućnost je Sleep 

Mode, režim sa smanjenom potrošnjom energije, kada se program ne izvršava, 

ali rade neke periferne jedinice koje mogu “probuditi” mikrokontroler. Tada je 

potrošnja mikrokontrolera ispod 1 µA. 

Slika 1-3. Mapa programske memorije 

Napajanje se dovodi na pinove VDD, a masa na pinove VSS. Nožice 

OSC1 i OSC2 služe za priključenje oscilatorskih komponenti (RC-kolo ili 

rezonator), odnosno priključenje eksternog oscilatora kao bolje, ali skuplje 

varijante. Osim za reset-kolo pin 1 (MCLR/VPP) ima ulogu u toku procesa 

programiranja mikrokontrolera. Ostalih 33 pina predstavljaju I/O linije. 

Oni su grupisani u pet portova (PORT A, B, C, D i E) i svaki od njih je 

individualno kongurabilan kao izlazni ili kao ulazni. Osim opšte namene, 

većina pinova ima i specičnu svrhu koja se programski dodeljuje u slučaju 

korišćenja nekih specijalnih periferija mikrokontrolera (brojača, serijske 

komunikacije, A/D konvertora i dr.) 

Na kraju ovog uvoda treba napomenuti da su Microchip PIC 

mikrokontroleri dominantni u odnosu na konkurentne relativno visokom 

6


strujom koju može propustiti I/O pin (25 mA). Takođe, ova familija 

mikrokontrolera poseduje veoma širok opseg napona napajanja koji se proteže 

od 2,0 V do 5,5 V. 

1-2. MEMORIJSKA MAPA MIKROKONTROLERA 

Strukturu memorije kod PICmicro mikrokontrolera čine tri odvojena bloka: 

• Programska memorija 

• Memorija podataka 

• EEPROM memorija podataka. 

Odvojeno od navedenih memorijskih blokova egzistira zasebna struktura 

magacin (stack), koja se sastoji od osam 13-bitnih registara. Stek pointer se 

ne može čitati i upisivati. Prilikom izvršenja instrukcije CALL ili prilikom poziva 

prekida mikrokontrolera, adresa sledeće instrukcije se stavlja na 

magacin. Ponovno vraćanje starog sadržaja programskog brojača izaziva 

izvršenje instrukcije RETURN, RETFIE ili RETLW. Magacin radi na principu 

cirkularnog bafera, što znači da se u njega može staviti osam različitih 

adresa, a da pokušaj unošenja devete izaziva brisanje prve i tako redom. 

Programski se ne može utvrditi da li je došlo do prepunjavanja magacina. 

Organizacija programske memorije 

PIC16F877 mikrokontroleri imaju 13-bitni programski brojač (PC) koji 

je može da adresira memorijski prostor od 8k programskih reči od 14 bita. 

Reset vektor je 0x0000 i od njega počinje izvršavanje programa. Interapt 

vektor je 0x0004. Mapa programske memorije i magacin prikazani su 

dijagramom na Slici 1-3. 

Organizacija memorije podataka 

Memorija za podatke je izdeljena u više celina banki (eng. banks), a 

sastoji se od registara opšte namene (General Purpose Registers) i 

registara specijal- 

7


Slika 1-4. Registarska mapa mikrokontrolera 

ne funkcije (Special Function Registers). U jednom od specijalnih registara, 

tzv. STATUS registru postoje dva bita RP1 i RP0 koji služe za odabir željene 

banke podataka po principu: 

8


Svaka banka može da sadrži do 128 registara (0x7F). Niže lokacije u 

banci zauzimaju specijalni registri, a ostatak prostora popunjavaju registri 

opšte namene implementirani kao statički RAM. Neki specijalni registri koji 

se često koriste mapirani su u sve banke da bi se omogućio brži pristup i 

redukcija kôda. 

Mapa registara procesora PIC16F877A prikazana je na Slici 1-4. Nekoliko 

specijalnih registara su registri jezgra, usko povezani sa funkcionisanjem 

CPU. Ostali registri su vezani za periferne module i služe njihovom upravljanju 

i kontroli statusa. 

Sledi opis nekoliko najvažnijih i najčešće korišćenih registara jezgra: 

- Programski brojač (PC) određuje adresu instrukcije u programskom ešu 

koja će sledeća biti pribavljena. Reč je o 13-bitnom registru. Simboličko ime 

nižeg bajta je PCL. To je registar koji se može i upisivati i iščitavati. Težih 

pet bita programskog brojača smešteni su u izolovani registar PCH kojem se 

pristupa samo preko leča PCLATH mapiranom u internom RAM-u na adresi 

0x0A. 

- STATUS registar je veoma bitan i zato je predviđeno da se može 

adresirati iz bilo koje banke. On pokazuje status aritmetičko-logičke jedinice, 

reset status mikrokontrolera i sadrži bite za selekciju banki internog RAMa. 

Od navedenih egova posebno treba izdvojiti Zero 

bit (Z) koji se postavlja kad je rezultat aritmetičke operacije jednak nuli i bit 

prenosa (eng. Carry - C). 

- Registar OPTION_REG se koristi za konguraciju preskalera za tajmer 0 

ili Watchdog, za upravljanje tajmerom 0, selekciju ivice okidanja eksternog 

interapta, te za omogućenje Pull-up otpornika na portu B. 

- INTCON je registar za manipulisanje sistemom prekida 

mikrokontrolera. Pored bita za omogućenje svih prekida (GIE) i bita za 

omogućenje perifernih prekida (PEIE), u ovom registru su interapt-egovi i 

biti omogućenja prekida tajmera 0, spoljašnjeg prekida na pinu RB0/INT i 

prekida porta B na promenu stanja. Osim ova tri osnovna prekida postoji 

još 11 periferijskih prekida. Bitovi za njihovo omogućenje nalaze se u 

registrima PIE1 i PIE2, a korespondentni egovi, vesnici interapta, u registrima 

PIR1 i PIR2. Ovi se egovi setuju čim se ispuni uslov interapta bez obzira na 

stanje njihovog bita omogućenja, a po izvršenju servis rutine potrebno ih je 

soſtverski resetovati. 

- Kada je reč o registrima jezgra ne treba zaboraviti par FSR (File Select 

Register) i INDF (Indirect File), koji služe za indirektno adresiranje memorije 

podataka. Bilo koja instrukcija koja se obraća INDF registru, u stvari, 

indirektno pristupa onoj lokaciji internog RAM-a čija je adresa trenutno u 

registru FSR. 

- Konačno, treba spomenuti registar PCON (Power Control Register). U 

PIC16F877 ovaj registar sadrži samo dva bita. Pomoću bita POR detektuje se 

razlika između Power-on reseta i reseta izazvanih drugim uzrokom. Drugi 

bit (BOR) služi kao indikacija Brown-out stanja (nedozvoljeni naponski nivoi u 

napajanju mikrokontrolera), zbog kojeg se takođe može desiti reset. 

9


Interni EEPROM za podatke 

Ova memorija sadrži 256 bajtova. Ukoliko je potrebno neke podatke 

sačuvati i po ukidanju napajanja mikrokontrolera, treba ih prethodno zapisati 

u interni EEPROM. 

1-3. OPIS PERIFERNIH JEDINICA 

I/O portovi 

Za vezu mikrokontrolera sa svetom oko sebe zaduženi su ulazno/izlazni 

portovi. Ima ih pet i označeni su slovima od A do E. Nejednake su širine, 

pa tako port E čine samo tri pina, port A šest, a ostala tri porta su osmopinski. 

Neki pinovi I/O porta su povezani sa nekom perifernom funkcijom 

mikrokontrolera. Jedino ako je odgovarajuća periferna jedinica 

neupotrebljena, moguće je njen pin koristiti kao I/O liniju opšte namene. 

Konguracija smera portova vrši se upisom konguracionog bajta u pripadajući 

TRIS registar po pravilu da nula čini pin izlaznim, a jedinica ulaznim. 

Svaki port poseduje odgovarajući registar (PORTX) preko kojeg se 

programski pristupa I/O pinovima. Upis u neki od tih registara iniciraće upis u 

leč tog porta, a njegovo čitanje rezultiraće čitanjem logičkih stanja 

direktno sa pinova. Sve instrukcije upisivanja su tzv. read-modify-write 

instrukcije. To znači da se pri upisu u port prvo očitaju stanja pinova, 

izvrši modikacija, a potom ispravljena vrednost smesti u leč porta. 

Nema velike razlike u električnoj konstrukciji navedenih pet portova. Port 

B se od ostalih razlikuje interesantnom opcijom koju nude četiri njegova viša 

bita. Ukoliko se setuje bit RBIE u registru INTCON, svaka promena stanja na 

ovim pinovima izazvaće prekid mikrokontrolera. 

Tajmeri 

Ove se periferije koriste za merenje vremena i brojanje eksternih 

događaja. Ugrađena su tri tajmerska modula (TMR 0,1,2) od kojih svaki ima 

svoje specičnosti. 

Tajmer0 je jednostavni 8-bitni brojač koji generiše interapt pri prelasku sa 

0xFF na 0x00 (overow). Poseduju ga svi niži PICmicro procesori i ovde je 

zadržana kompatibilnost s njima. Izvor takta za tajmer 0 može biti bilo interni 

sistemski sat (Fosc/4), bilo spoljašnji generator takta spojen na pin 

RA4/T0CKI. Moguće je podesiti da se brojač inkrementira na rastuću ili 

opadajuću ivicu spoljačnjeg signala. 

U sadejstvu sa modulom tajmera 0 može se koristiti programabilni 

preskaler (delilac frekvencije) sa odnosima deljenja od 1:2 do 1:256. Ukoliko 

deljenje nije potrebno preskaler se dodeli watchdog tajmeru. 

Kada je preskaler u upotrebi maksimalna frekvencija eksternog izvora 

iznosi 50 MHz što je veće od maksimalne frekvencije samog mikrokontrolera. 

10


Tajmer 1 je 16-bitni i osposobljen je da radi kao brojač/merač vremena. 

Ima tri izvora takta: sistemski sat (Fosc/4), spoljašnji takt ili spoljašnji 

kristal. 

Brojač eksternih događaja može da se sinhronizuje sa internim 

oscilatorom, a postoji i asinhroni način rada koji omogućuje da se brojač 

inkrementira i u sleep režimu. Preskaliranje je upotrebljivo sa vrednostima 

deljenja 1:1, 1:2, 1:4 i 1:8. 

Tajmer 2 je 8-bitni tajmer sa programabilnim pre skalerom i 

postskalerom. Može da bude tajmer/brojač opšte namene. Međutim, potreban 

je CCP modulu prilikom generisanja PWM signala, te modulu za sinhronu 

serijsku komunikaciju (SSP) kao Baud Rate generator. U kooperaciji sa 

tajmerom 2 koristi se registar PR2 (Period Register). Kada se vrednost brojača 

izjednači sa vrednošću upisanom u registar PR2, generiše se odgovarajući 

interapt. 

CCP moduli 

CCP je skraćenica za Compare/Capture/PWM. PIC16F877 poseduje dva 

ovakva modula koji mu “pomažu” da se lakše nosi sa raznim zahtevima realtime 

aplikacija. 

U modu Capture kada se desi događaj na pinu RC2/CCP1 16-bitna 

vrednost tajmera 1 preslikava se u registre CCPR1H:CCPR1L. Istovremeno se 

setuje korespondentni interapt eg u registru PIR1. Da bi ova operacija 

bila uspješna tajmer1 mora raditi u tajmerskom modu ili modu 

sinhronizovanog brojanja. 

U modu Compare 16-bitna vrednost registra CCPR1 se stalno 

poredi sa vrednošću para registara tajmera 1. Kada dođe do izjednačenja 

moguće je da se pin RC2/CCP1 setuje, resetuje ili ostane nepromenjen, što se 

ranije podesi odgovarajućim konguracionim bajtom upisanim u registar 

CCP1CON. I u ovom slučaju se setuje interapt eg CCP1IF. 

U modu PWM (Pulse Width Modulation) pin RC2/CCP1 proizvodi 

širinsko-impulsni modulisani signal rezolucije do 10 bita. Pojednostavljeni blokdijagram 

PWM modula dat je na Slika 1-5. 

Period PWM signala određuje se upisom u PR2 registar po formuli: 

PWM_period = [(PR2)+1] · 4 · Tosc · TMR2_preskaler. 

Vreme ispune (Duty Cycle Time) menja se upisom u registar CCPR1L i dva 

bita registra CCP1CON (bitovi 5 i 4). Time je omogućena maksimalno 10bitna 

rezolucija PWM izlaza. Formula za proračun je: 

PWM_Duty_Cycle = (CCPR1L:CCP1CON) · Tosc · TMR2_preskaler. 

Ostale periferije 

Ovde će ukratko biti pomenuti još nekoliko periferijskih modula koje 

PIC16F877 poseduje. 

11


S obzirom na kontinualnost pojava u spoljašnjem svetu, teško je upravljati 

bilo kojim procesom bez digitalizacije analognih veličina. Na većinu zahteva 

može odgovoriti 10-bitni, 8-kanalni A/D konvertor konstruisan na principu 

sukcesivnih aproksimacija. 

Mikrokontroler je deo mreže elektronskih sklopova koji međusobno 

komuniciraju i razmenjuju podatke. U tu svrhu, on je opremljen sa tri 

hardverska komunikaciona modula. 

Prvi među njima je SSP modul (Synchronous Serial Port), koji služi za 

komunikaciju sa serijskim EEPROM-ima, pomeračkim registrima, displejdrajverima, 

A/D konvertorima, itd. Ovaj modul može raditi u jednom od dva 

moda: 

• Serial Peripheral Interface (SPI), 

• Inter-Integrated Circuit (I2C). 

Drugi serijski komunikacioni modul je USART (Universal Synchronous 

Asynchronous Receiver Transmiter). On uglavnom služi za povezivanje sa 

personalnim računarom, ali to nije njegova jedina mogućnost primene. 

USART se može kongurisati u neki od sledećih modova rada: 

• Asinhroni rad (full duplex), 

• Sinhroni master rad (half duplex), 

• Sinhroni slave rad (half duplex). 

Osim serijskih, postoji i jedan paralelni komunikacioni modul. Reč je o 

modulu PSP (Parallel Slave Port). On služi da se PIC16F877 direktno 

poveže na 8-bitnu magistralu podataka drugog mikroprocesora. Eksterni 

procesor tada koristeći linije Read (RD) i Write (WR) može da čita i upisuje 

PORTD registar kao svaki drugi 8-bitni leč. 

1-4. PROGRAMIRANJE 

Set instrukcija 

U duhu harvardske RISC arhitekture procesor ima samo 35 instrukcija. 

One su 14-bitne i sastoje se od operacionog kôda i jednog ili više operanada. 

Slika 1-5 prikazuje opšti format implementiranih instrukcija, a kompletan 

pregled seta instrukcija daje Tabela 3.1. Instrukcije su podeljene u tri 

kategorije: 

• Byte-oriented (operacije sa čitavim registrima), 

• Bit-oriented (operacije sa pojedinim bitovima), 

• Literal & Control (operacije sa konstantama i upravljačke). 

12


Slika 1-5. Format instrukcije 

Izvršavanje svake instrukcije traje jedan mašinski ciklus, osim kod 

grananja programa. Kod potvrdnog odgovora u nekom testu, pribavljena 

instrukcija se proglašava nevažećom i traži se nova, što rezultuje trajanjem od 

dva mašinska ciklusa. Dok se tokom drugog ciklusa pribavlja nova instrukcija, 

praktično se izvršava naredba NOP. 

Jedan mašinski ciklus traje četiri perioda oscilatora, što garantuje njegovu 

dužinu od 1µs pri frekvenciji oscilatora od 4 MHz. 

13

Napomene: 


Tabela 1-1. Set instrukcija mikrokontrolera 

1. Kada se vrši modikacija I/O registra, a u instrukciji se koristi 

prethodno njegovo stanje (npr.MOVF PORTB,1), kao operand se koristi 

stanje pročitano sa pinova porta. Tako je moguće da se u leč pina 

kongurisanog kao ulaz i postavljenog na nulu preko spoljašnjih 

elektronskih komponenti, posle izvršenja instrukcije upiše nula. 

2. Ako se ova instrukcija izvrši nad registrom TMR0 (i ako je d=1, gde je 

to moguće), preskaler će biti resetovan, ako je dodeljen tajmerskom 

modulu. 

3. Ako je modikovan programski brojač (PC) ili je rezultat logičkog testa 

pozitivan, za izvršenje instrukcije biće potrebna dva mašinska ciklusa. 

U drugom ciklusu praktično se izvršava naredba NOP (No operation). 

14


/II/ PROGRAMABILNI PARALELNI PERIFERIJSKI 

INTERFEJS 8255 

Čip 8255 je Intel-ovo programabilni periferijski interfejs (Programmable 

Peripheral Interface) koji se koristi u mikroprocesorskim/mikrokontrolerskim 

sistemima u cilju povezivanja periferija na sistemsku magistralu. Može da 

funkcioniše u tri režima (Mod 0, Mod 1 i Mod 2), ima 24 ulazno-izlaznih pinova 

koji su grupisani u okviru 3 porta (A, B i C). Pomenuti pinovi mogu da se 

koriste (programiraju) u dve grupe od po 12 pinova. 

U Modu 0 svaka grupa od 12 ulazno-izlaznih pinova može da se 

programira u podgrupe od po 4, koji se definišu kao ulazi ili kao izlazi. 

U Modu 1 svaka grupa može da se programira da ima po 8 linija ulaza ili 

izlaza. Od preostalih četiri, tri pina se koriste za signale handshake protokola, 

dok se jedan koristi za kontrolu prekida. 

Mod 2 predstavlja bidirekcioni rad magistrale koja koristi 8 linija za 

bidirek-cionu magistralu, i 5 linija, tako što “pozajmljuje” jednu od ostalih 

grupa, za handshake protokol. 

Kao dodatne mogućnosti čipa PPI 8255 ubrajaju se mogućnost bitskog 

setovanja i resetovanja, kao i mogućnost davanja struje od 1 mA po pinu, pri 

naponu od 1.5 V. Ova druga mogućnost omogućava da se preko spoljašnjih 

Darlingtonovih tranzistora napajaju uređaji kao što su štampači ili visokonaponski 

displeji. 

Pored firme Intel, ovo kolo proizvode i druge renomirane kompanije 

(Altera, NEC, Dallas Semiconductor, National Semiconductor, Intersil, 

Toshiba itd.) 

Napomenućemo kako se integrisano kolo 8255 proizvodi u NMOS 

tehnologiji (tada nosi oznaku 8255A) i C(H)MOS tehnologiji (oznaka 

82C55A). Bez obzira da li je izrađen u NMOS ili CMOS tehnologiji, čip 8255 je 

TTL kompatibilan. 

Kolo 8255 se pakuje u standardna kućišta DIP40, PLCC44 i QFP44, a 

njihov izgled i raspored pinova za sva tri kućišta su prikazani na Slici 2-1 i 

Slici 2-2, respektivno. 

Slika 2-1. Izgled kućišta čipa 8255 

15


Slika 2-2. Raspored pinova na čipu 8255 

2-1. FUNKCIONALAN OPIS ČIPA 

Integrisano kolo 8255 pripada programibilnim periferijskim interfejsima 

(Programmable peripheral interface), skraćeno PPI. S obzirom da je funkcionalna 

konfiguracija kola 8255 isprogramirana sistemskim softverom, 

nije potrebna spoljašnja logika za povezivanje periferijskih uređaja ili 

struktura. 

Na Slici 2-3 prikazna je interna organizacija 8255, koja je dostupna 

programeru, a na Slici 2-4 prikazana funkcionalna šema kola. 

Slika 2-3. Interna organizacija 8255 transparentna programeru 

16


Slika 2-4. Funkcionalna šema integrisanog kola 8255 

Bafer magistrale podataka 

U pitanju je bidirekcioni trostatički bafer za prihvatanje osmobitnih 

podataka. Ovaj bafer predstavlja „most” preko kojeg se ostvaruje povezivanje 

”unutrašnjosti“ integrisanog kola 8255 sa sistemskom magistralom podataka 

mikroprocesora/mikrokontrolera. Bafer prenosi/prihvata podatke nakon 

izvršavanja ulaznih ili izlaznih instrukcija od strane mikroprocesora. Kontrolni 

kod i statusne informacije se takođe prenose preko ovog bafera. 

R/W Kontrolna logika 

Funkcija ovog bloka je da upravlja sa svim unutrašnjim i spolja šnjim 

prenosima. Prihvata upravljačke signale sa sistemske magistrale, upravlja 

radom ulazno/izlaznog bafera i generiše signale za rad celokupnog kola. Izbor 

PIA se vrši signalom CS (Chip Select). 

__ 

CS (Chip Select) 

Chip Select je ulazni signal kojim se dozvoljava rad kola. Kada kolo nije 

selektovano, ne vrši se nikakva operacija. Čip je aktivan kada je ovaj pin 

postavljen u stanje logičke nule. 

17

___ 

RD (Read) 


Kada je ovaj signal na logičkoj nuli, u toku je operacija čitanja. 

____ 

WR (Write) 

Kada je ovaj signal na logičkoj nuli, u toku je operacija upisa. 

A0 i A1 

__ __ 

Selektovanje Porta 0 i Porta 1: U kombinaciji sa pinovima RD i WR, ulazni 

signali A0 i A1 kontrolišu izbor jednog od tri porta za registar kontrolne reči. 

Oni su normalno povezani na najmanje značajne bitove adresne magistrale 

(A0 i A1). Tako u zavisnosti od stanja signala CS, RD, WR, A0 i A1 čip 8255 

obavlja sledeće funkcije koje su date u Tabeli 2-1. 

__ __ __ Ulazne operacije 

A1 A0 CS RD WR (READ) 

0 0 0 0 1 PORT A → DATA BUS 

0 1 0 0 1 PORT B → DATA BUS 

1 0 0 0 1 PORT C → DATA BUS 

Izlazne operacije 

(WRITE) 

0 0 0 1 0 DATA BUS → PORT A 

0 1 0 1 0 DATA BUS → PORT B 

1 0 0 1 0 DATA BUS → PORT C 

1 1 0 1 0 DATA BUS → CONTROL 

Nemoguće funkcije 

x x 1 x x neaktivno stanje 

1 1 0 0 1 neaktivno stanje 

x x 0 1 1 neaktivno stanje 

Tabela 2-1. Funkcije kola 8255 zavisno od stanja kontrolnih pinova 

RESET 

Reset čipa se ostvaruje dovođenjem logičke jedinice na ulazni pin RESET. 

Na ovaj način briše se sadržaj svih unutrašnjih registara, uključujući i kontrolni 

registar, dok se svi Portovi (A, B i C) postavljaju u ulazni režim. 

Grupe blokova A i B 

Sistemskim softverom se definiše funkcionalna konfiguracija svakog 

porta. Naime, mikroprocesor izdaje kontrolnu reč tipa “režim”, “setuj bit”, 

“resetuj bit” i slično, čime se inicijalizuje funkcionalna konfiguracija čipa 8255. 

Svaki od kontrolnih blokova (Grupa A i Grupa B) prihvataju komande od 

kontrolne logike, prihvataju kontrolne reči sa unutrašnje magistrale 

podataka i izdaju odgovarajuće komande portovima koji su njima dodeljeni: 

18


kontrolna Grupa A (Port A i viši deo Porta C (C7-C4)) i kontrolna Grupa B 

(Port B i niži deo Porta C (C3-C0)). 

Nije dozvoljena nikakva operacija čitanja u kontrolnom registru, već je 

moguće izvršiti samo upisivanje. 

Portovi A, B i C 

Kao što je napomenuto u uvodu, 8255 sadrži tri 8-bitna Porta (A, B i 

C). Svaki od portova može da se konfiguriše sistemskim softverom za više 

različitih funkcionalnih namena, ali svaki od njih poseduje neke specifične 

karakteristike, odnosno sposobnost da dodatno poveća performanse i 

fleksibilnost čipa 8255. 

• Port A: sadrži jedan 8-bitni izlazni leč/bafer i jedan 8-bitni ulazni leč. 

• Port B: sadrži jedan 8-bitni ulazno/izlazni leč/bafer i jedan 8-bitni ulazni 

bafer. 

• Port C: sadrži jedan 8-bitni izlazni leč/bafer i jedan 8-bitni ulazni bafer 

(nema leča na ulazu). Ovaj port može da se podeli na dva 4-bitna porta 

u zavisnosti od režima rada (moda) kola 8255. Svaki 4-bitni port 

sadrži 4-bitni leč i može da se koristi za izlaze kontrolnih signala i 

ulaze statusnih signala zajedno sa Portom A i Portom B. 

3.2. OPIS NAČINA RADA 

Izbor moda (režima rada) 

Sistemskim softverom se može izabrati jedan od tri osnovna moda 

(režima) rada. U narednom tekstu biće reči o svakom modu rada. 

Mod 0 

U pitanju je osnovni ulaz/izlaz mod (režim rada) i moguće je ostvariti 16 

ulazno-izlaznih konfiguracija. Kada je kolo konfigurisano za Mod 0, 

obezbeđene su jednostavne ulazne i izlazne operacije za svaki od tri porta. Nije 

potreban handshaking protokol, a podaci se jednostavno upisuju ili čitaju sa 

definisanog porta. 

Ukoliko se Port C koristi kao status/kontrola za Port A ili za Port B, ovi 

bitovi se mogu setovati ili resetovati bitskim operacijama kao da su izlazni 

portovi podataka. 

Osnovne funkcionalne definicije Moda 0: 

• Dva 8-bitna i dva 4-bitna porta 

• Svaki port može da bude ulazni i izlazni 

• Izlazi su lečovani 

• Ulazi nisu lečovani 

• U ovom režimu su moguće 16 različitih ulazno/izlaznih konfiguracija. 

19

Mod 1 


Ova funkcionalna konfiguracija se zove i prekidni ulaz/izlaz, a obezbeđuje 

prenos ulazno-izlaznih podataka prema i od zadatog porta – a zavisno od 

signala prekida ili handshaking protokola. U Modu 1, Port A i Port B koriste 

linije sa Porta C da generišu ili prihvate ove signale handshaking protokola. 


• Postoje dve grupe blokova (Grupa A i Grupa B) 

• Svaka grupa sadrži jedan 8-bitni port podataka i jedan 4-bitni 

kontrolni ili port podataka 

• 8-bitni port podatka može biti ili ulazni ili izlazni. I ulazi i izlazi su 

lečovani 

• 4-bitni port se koristi za kontrolu i status 8-bitnog porta podataka. 

Mod 2 

U ovom modu (režimu) rada (prekidna dvosmerna U/I magistrala) 

ostvaruje se komunikacija sa periferijskim uređajem ili strukturom preko 

jedne 8-bitne magistrale – i za predaju i za prijem podataka. Signali 

handshaking protokola koriste se da održe propisan protok magistrale na 

sličan način kao kod Moda 1. Isto tako, u ovom modu (režimu) rada su 

dostupne funkcije generisanja dozvole/zabrane prekida. 


• Koristi se samo u Grupi A 

• Jedan 8-bitni, bidirekcioni (dvosmerni) port (Port A) i 5-bitni kontrolni 

port (Port C) 

• I ulazi i izlazu su lečovani 

• 5-bitni kontrolni port (Port C) se koristi za kontrolu i status 8-bitnog, 

bidirekcionog (dvosmernog) porta (Port A). 

Resetovanje 

Kada se RESET ulaz postavi na jedinicu, svi portovi ce se postaviti u režim 

ulaza (tj. sve 24 linije će biti u stanju visoke impedanse). Pošto se RESET 

ukloni, čip 8255 može da ostane u ovom režimu bez zahteva za dodatnu 

inicijalizaciju. 

Tokom izvršenja sistemskog programa, može se selektovati neki od 

ostalih režima upotrebom jedne izlazne instrukcije. Ovo omogućava da jedno 

integrisano kolo 8255 opslužuje različite periferijse uređaje sa jednostavnom 

softverskom rutinom. 

Režimi za Port A i Port B mogu da se odvojeno definišu, dok se Port C deli 

na dva dela, pošto se zahteva definicijama Portova A i B. Svi izlazni registri, 

uključujući i statusne flip-flopove, će se resetovati kad god se promeni mod 

(režim) rada. Modovi se mogu kombinovati tako da se njihova funkcionalna 

definicija može prilagoditi bilo kojoj U/I strukturi. Na primer, Grupa B se može 

programirati u Modu 0 tako da nadgleda jednostavna zatvaranja prekidača ili 

da prikaže rezultate izračunavanja. Grupa A se može programirati u Modu 1 da 

nadgleda tastaturu ili čitač trake na osnovu prekida. 

20


Format definisanja moda 

Definicije moda rada možđa deluje zbunjujuće na prvi pogled – ali, u 

praksi nije tako. Projektanti kola 8255 uzeli su u obzir efikasan raspored na 

čipu, definisanje kontrolnih signala i kompletnu funkcionalnu fleksibilnost, koja 

podržava skoro svaki periferijski uređaj bez dodatne spoljašnje logike. Na 

ovakav način ostvareno je optimalno iskorišćenje pinova. 

Osobina setovanja/resetovanja pojedinačnih bitova 

Svaki od osam bitova Porta C može se setovati/resetovati upotrebom 

jedne izlazne instrukcije. Ova osobina redukuje softverske zahteve u 

kontrolnim aplikacijama. 

Slika 2-5. Komandni bajt komandnog registra 

a) programiranje Portova A, B, C 

b) setovanje ili resetovanje bita selektovanog bit 

poljem 

Napomena: Svi maskirni flip-flopovi se automatski resetuju tokom 

selektovanja moda (režima) rada i resetovanja uređaja. 

Funkcije kontrole prekida 

Kada se 8255 programira da radi u Modu 1 ili Modu 2, predviđeni su 

kontrolni signali koji se mogu koristiti kao ulazi preko kojih se zahteva prekid 

mikroprocesoru. Ovi signali, generisani sa Porta C, mogu da se uključe ili 

isključe setovanjem ili resetovanjem INTE flip-flopa, upotrebom funkcija 

bitskog setovanja/resetovanja Porta C. Dakle, preko ove funkcije programer 

21


može da dozvoli ili zabrani da pojedinačni U/I uređaji prekidaju procesor, bez 

uticaja na druge uređaje u prekidnoj strukturi. 

INTE flip-flop definicija 

(BIT-SET) – INTE je setovan – omogućen prekid 

(BIT-RESET) – INTE je resetovan – onemogućen prekid 

Slika 2-6. Strobovani ulaz u Modu 1 kod kola 8255 

a) interna struktura 

b) vremenski dijagrami 

Definicije ulaznih kontrolnih signala 

___ 

STB (strobe ulaz) : Nula na ovom ulazu inicira upis podataka u ulazni leč. 

___ 

IBF (ulazni bafer pun) : Jedinica na ovom izlazu ukazuje na to da su podaci 

upisani u ulazni leč. U principu, ovo je signal potvrde. IBF se setuje kada 

je STB ulaz na nuli, a resetuje se tokom rastuće ivice RD ulaza. 

____ 

INTR (zahtev za prekid) : Jedinica na ovom izlazu može da se iskoristi za 

iniciranje prekida mikroprocesora kada ulazni uređaj zahteva opsluživanje. 

INTR se setuje kada je STB na jedinici, IBF i INTE su na logičkoj jedinici. 

Resetuje se tokom opadajuće ivice RD. Ova procedura omogućava ulaznim 

uređajima da zahtevaju opsluživanje od mikroprocesora jednostavnim 

izbacivanjem podataka na port. 

22


INTE A : Kontrolisan bitskim setovanjem/resetovanjem PC4. 

INTE B : Kontrolisan bitskim setovanjem/resetovanjem PC2. 

Definicije izlaznih kontrolnih signala 

___ ___ 

OBF (izlazni bafer pun) : Izlaz OBF će se postaviti na logičku nulu da ukaže 

kako je mikroprocesor upisao podatke na zadati port. 

___ ___ 

OBF flip-flop će se setovati rastućom ivicom WR ulaza i resetovati kada je 

ulaz ACK na logičkoj nuli. 

_____ 

ACK (ulaz potvrde) : Logička nula na ovom ulazu informiše čip 8255 da su 

podaci sa Porta A i Porta B prihvaćeni. U suštini, odgovor sa periferijskog 

uređaja ukazuje da je ovaj primio podatke sa izlaza mikroprocesora. 

____ 

INTR (zahtev za prekid) : Logička jedinica na ovom izlazu može se 

upotrebiti da prekida mikroprocesor kada je izlazni uređaj primio podatke 

(prenete sa procesora). INTR se setuje kada je ACK na logičkoj jedinici. 

Signali OBF i INTE su na logičkoj jedinici. Resetuje se tokom opadajuće ivice 

na ulaznom pinu WR . 

Kombinacije Moda 1 

Port A i Port B mogu se pojedinačno definisati kao ulazi ili izlazi u Modu 

1, kako bi podržali različite U/I prekidne aplikacije. 

Definicije signala dvosmerene U/I magistrale 

____ 

INTR (zahtev za prekid): Jedinica na ovom izlazu se može upotrebiti da 

prekida mikroprocesor i za izlazne i za ulazne operacije. 

23


Slika 2-7. Mod 1 strobovani izlaz kod kola 8255 


b) vremenski dijagrami 

Ulazne operacije: 

___ 

STB (strobe ulaz) : Logička nula na ovom ulazu upisuje podatke u ulazni leč. 

IBF (ulazni bafer pun) : Logička jedinica na ovom izlazu ukazuje na to da su 

podaci upisani u ulazni leč. 

___ 

INTE2 (INTE flip-flop dodeljen sa IBF) Kontrolisan bitskim setovanjem/ 

resetovanjem PC4. 

Izlazne operacije: 

Definicije izlaznih kontrolnih signala 

___ ___ 

OBF (izlazni bafer pun) : Izlaz OBF će se postaviti na logičku nulu kada 

mikroprocesor bude upisao podatke na zadati Port A. 

24


Slika 2-8. Mod 2 kod kola 8255 


b) vremenski dijagram 

___ 

ACK (potvrda) : Logička nula na ovom ulazu omogućava da trostatički izlazni 

bafer sa Porta A pošalje podatke. Inače, bafer bi bio u stanju visoke 

impedanse. 

____ 

INTE1 (INTE flip-flop dodeljen sa OBF). Kontrolisan bitskim setovanjem/ 

resetovanjem PC6. 

3.3. PRIMENA 

Sada ćemo ilustrovati nekoliko primera praktične primene čipa 8255 u 

svim modovima (režimima) rada. 

25


Slika 2-9. Sprega µP i 8-bitnog D/A konvertora pomoću čipa 8255 

Slika 2-10. Povezivanje štampača (strobovani izlaz) 

Slika 2-11. Ostvarivanje distibutivnog multiprocesorskog sistema 

26


/III/ DIGITALNO-ANALOGNA KONVERZIJA 

Integrisano kolo koje na osnovu grupe ulaznih bitova (bit stream), poslate 

najčešće od strane mikroprocesora, kreira izlazni analogni signal srazmeran 

digitalnom ulazu. Naziv uređaja D/A konvertor je skraćenica za digitalnoanalogni 

konvertor, a često se u literaturi koristi i engleska skraćenica DAC 

(Digital-Analog Converter). 

Na Slici 3-1. prikazan je blok-šema proces D/A konverzije. 

Slika 3-1. Proces D/A konverzije 

U daljem tekstu ćemo ukratko opisati neke tipove D/A konvertora. 

3-1. D/A KONVERTOR SA OTPORNIM NIZOM 

Slika 3-2. D/A konvertor sa otpornim nizom (a), korišćenje binarnog 

prekidačkog polja radi smanjenja izlazne kapacitivnosti (b) 

Na Slici 3-2. ilustrovana je šema D/A konvertora sa otpornim nizom. To je 

inače najjednostavniji tip D/A konvertora. Za konverziju n-tobitnog digitalne 

reči koristi se niz od 2 n otpornika za. 

27


Da bi se smanjila izlazna kapacitivnost konvertora, koristi se binarno 

prekidačko polje. 

Sada ćemo se osvrnuti na neke karakteristike DAC sa otpornim nizom: 

Greške neuparenosti: 

Integralna nelinearnost: 

Diferencijalna nelinearnost: 

D/A konvertora sa otpornim nizom odlikuje se visokom tačnošću (za 

veliku ulaznu impendansu i odgovaraću toleranciju otpornika), izlaz je uvek 

monoton, a ograničavajući faktor predstavlja njegova integralna nelinearnost 

(INL) je ograničavajući faktor visoke rezolucije (2N puta veći od diferencijalne 

nelinearnosti, DNL). 

28


3-2. LESTVIČASTI D/A KONVERTORI 

Ovaj tip D/A konverora deli se na: 

• binarni DAC 

• DAC sa R-2R lestvicom. 

Binarni DAC 

Rad binarnog D/A konvertora na bazi binarnih težina (binarni DAC) se 

zasniva na sumirajućem operacionom pojačavaču. Svaki od ulaznih otpornika 

ima dva puta veću vrednost od prethodnog. Ulazni naponi se porede u odnosu 

na vrednost svakog od ulaza (Slika 3-3.) 

Nedostatak binarnog lestvičastog D/A konverora je u tome što zahteva 

veoma veliku preciznost korišćenih otpornika. 

Lestvičasti R-2R DAC 

Slika 3-3. Binarni D/A konvertor 

Za konverziju n-tobitne digitalne reči, lestvoičasti R-2R DAC treba da 

poseduje 2n otpornika, operacioni pojačavač i n prekidača (Slika 3-4.) 

Način rada se ogleda u sledećem: kada je bi Dk=1 odgovarajući prekidač 

je povezan na Vref. U suprotnom, kada je bi Dk=0 odgovarajući prekidač je 

povezan na masu, tj. logičku 0. Ovakva veza obezbeđuje da je težinski 

doprinos struje svakog čvora odgovara binarnom broju. 

29


Slika 3-4. Lestvičasti R-2R D/A konvertor 

Formula za određivanje izlaznog napona: 

3-3. DAC ZASNOVAN NA «KRAĐI» STRUJE 

Slika 3-5. Principska šema D/A konvertora sa «krađom» struje 

Ovaj tip konvertora se odlikuje velikom brzinom i velikim strujnim 

kpacitetom (ne zahteva dodatne bafere). 

Greške neuparenosti D/A konvertora sa «krađom» struje: 

30


3-4. STRUJNO KONTROLISAN DAC SA TEŽINSKIM IZVORIMA 

Ovaj tip konvertora predstavlja modifikaciju prethodnog DAC. Kao što 

može da se vidi sa Slike 3-5, vrednost struje strujnih nije uniformna – već 

težinska (I, 2I, 4I...) 

Slika 3-5. Principska šema D/A konvertora sa težinskim strujnim 

izvorima «krađom» struje 

3-5. DAC SA SKALIRANIM TOVAROM 

D/A konvertor sa skaliranim tovarom je prikazan na Slici 3-6. Odlikuje se 

skaliranjem napona. Postojanje parazitnih kapacitivnosti ograničava visoku 

rezoluciju ovog DAC. 

Na Slici 3-7. ilustrovan je layout jednog DAC sa skaliranim tovarom. 

31


Slika 3-5. Principska šema D/A konvertora sa skaliranim tovarom 

Formula za određivanje izlaznog napona: 

Slika 3-6. Layout D/A konvertora sa skaliranim tovarom 

32


Layout binarno težinskih kondezatora se realizuje koristići: 

• pojedinačne kondezatore, 

• jedinične kondenzatore da bi se minimizirao efekat zasecanja 

• zajednički centrirane za minimizovanje gradijenta oksida. 

Slika 3-7. D/A konvertora sa skaliranim tovarom kod koga je razdeljen 

niz 

Kondenzator Catten za kolo sa Slike 3-7. se bira na sledeći način: 

3-5. OSTALI DAC 

• Ciklični konvertor 

- tačnost zavisi od tačnosti pojačanja pojačavača, 

- N-to bitna konverzija zahteva N taktnih intervala. 

• Protočni konvertor 

- veoma brza arhitektura, 

- inicijalno kašnjenje od N taktnih intervala, 

- visoka rezolucija zahteva veliku tačnost pojačanja pojačavača, 

- N puta veći broj kola od ciklične arhitekture. 

33


/IV/ ANALOGNO-DIGITALNA KONVERZIJA 

4-1. UVOD U A/D KONVERTORE 

Analogno-digitalna konverzija predstavlja generisanje digitalnog 

kodovanog broja koji odgovara analognom ulaznom signalu. Elektronsko kolo 

koje vrši kon-verziju naziva se analogno-digitalni konvertor, ili skraćeno A/D 

konvertor (ADC). 

Kod savremenih tehnika merenja, dominantnu grupu instrumenata i 

merne opreme, čine digitalni merni instrumenti. Oni često ne samo da 

poseduju napred-nije performanse u odnosu na odgovarajuće analogne 

instrumente (brzina, propusni opseg, pouzdanost, otpornost na smetnje, 

minijaturizacija, itd.), već imaju i znatno nižu cenu, a omogućavaju i veoma 

jednostavnu automatizaciju procesa merenja. Nažalost, veličine koje je 

potrebno dovesti na ulaze u merni sistem, samo su u veoma malom broju 

slučajeva, po svojoj prirodi digitalne. Pa čak i tada, često je potrebno analizirati 

parametre ovih digitalnih veličina na najnižem, fizičkom nivou, naročito u 

postupcima overe i atestiranja sistema ili dijagnostike, kod neregularnog rada 

usled otkaza ili ispada. Sa stanovišta merenja, jedini način da se ovakvi signali 

ispravno okarakterišu i u tim situacija-ma, jeste da se tretiraju kao analogne 

veličine i opišu odgovarajućim analognim parametrima. 

Elementaran analogno-digitalni konvertor je naponski komparator. Ulazni 

analogni signal -Vul, komparator konvertuje u jednobitnu digitalnu informaciju 

D=d0, tako da d0=0 označava da je VulV1, gde je V1 

unapred određen naponski prag. Ako je potrebno da se veličina analognog 

napona odredi sa većom preciznošću i predstavi u digitalnom obliku, potrebno 

je porediti ulazni napon sa više naponskih pragova. Šema ovakvog jednog 

konvertora prikazana je na Slici 4-1. 

Slika 4-1. Principijelna šema A/D konvertora 

Na Slici 4-1 je prikazana principijelna šema A/D konvertora koja sadrži m 

komparatora i koder sa m ulaza i n izlaza. Ako se naponi Vi rasporede 

ekvidistantno unutar naponskog opsega od 0 do Vps, na osnovu izlaza kom- 

34


paratora ki može da se odredi u kom se naponskom opsegu nalazi ulazni signal 

Vul. Digitalnu informaciju sa komparatora koder koduje u digitalni broj 

izabranog binarnog brojnog sistema. 

Na Slici 4-2 prikazana je idealna karakteristika prenosa A/D konvertora u 

slučaju da postoji 8 nivoa komparacije ulaznog napona. 

Slika 4-2. Karakteristika prenosa idealnog A/D konvertora 

Ako se ulazni napon linearno menja od 0 do napona pune skale Vps , 

izlazna digitalna informacija može da ima m + 1 = 9 diskretnih stanja: 0 za 

Vul


izlaznu informaciju u BCD kodu. Povećanje rezolucije A/D konvertora sa Slike 

4-1 se može postići jedino povećanjem broja naponskih nivoa, odnosno, 

brojem komparatora. Za povećanje rezolucije za samo jedan bit, potrebno je 

duplirati broj komparatora i srazmerno proširiti kombinacionu mrežu kodera. 

Tako je za 8-bitni konvertor potrebno 256 komparatora. Pošto je u praksi 

potrebno obavljati A/D konverziju i sa mnogo većom rezolucijom, direktna 

konverzija sa 2 n komparatora i kodne mreže postaje neekonomična zbog 

velikog broja kompo-nenti. U cilju smanjenja broja sastavnih elektronskih kola, 

primenjuju se različite metode za A/D konverziju. 

Uglavnom se A/D konvertori klasifikuju po načinu ili brzini konverzije. 

Najčešće se proizvode i koriste tri klase A/D konvertora: 

• Vrlo brzi A/D konvertori, formirani korišćenjem paralelnih komparatora 

koji se jos nazivaju i direktni ili fleš A/D konvertori. 

• Konvertori srednje brzine, koji napon na ulazu porede sa referentnim 

naponom generisanim D/A konvertorom. 

• Konvertori male brzine, koji najčešće proces konverzije napona u 

digitalni broj obavljaju merenjem vremena za koje napon, koji raste 

linearno sa vremenom, dostigne vrednost ulaznog napona. Ovakvi 

konvertori se još nazivaju i serijski A/D konvertori , A/D konvertori sa 

vremenskim ekviva-lentom, ili integratorski A/D konvertori. 

4-2. INTEGRIRAJUĆI A/D KONVERTOR 

Integrirajući A/D konvertori nazivaju se još i konvertori sa vremenskim 

ekvivalentom, jer se A/D konverzija odvija kroz proces kvantizacije 

vremenskog intervala koji predstavlja ekvivalent naponu na ulazu u konvertor. 

Kod startnog i pratećeg konvertora etaloni su iste prirode kao i merena 

veličina, tako da je njen digitalni ekvivalent iznalažen direktnim brojanjem 

kvantizacionih nivoa. Umesto stepenastog referentnog napona sa kojim se 

poredi analogni odmerak signala, može se upotrebiti i kontinualni monotono 

opadajući ili rastući napon. Pošto je i taj napon analogni, ne možemo pomoću 

njega ostvariti direktnu kvantizaciju ulaznog signala, ali ako poznajemo 

vremensku zavisnost monotono promenljivog napona kvantizacije može se 

izvesti pomoću pogodno odabranog etalona vremena. 

Kod ovog tipa A/D konvertora, konverzija se odvija u dva koraka: 

• Transformacija ulaznog napona u vremenski interval 

• Kvantizacija dobijenog vremenskog intervala. 

Vremenski interval se dobija sa inegratora koji je prikazan na Slici 4-3. 

36


Napon na kondenzatoru je jednak: 

Slika 4-3. Integrator 

Integrirajući A/D konvertori mogu se koristiti za konverziju podataka sa 

visokom tačnošću i malom brzinom. Ovi A/D konvertori su spori jer su signali 

sporopromenljivi. Greška ofseta kod ovih konvertora je mala i mogu imati 

visoku linearnost. 

Što se tiče upotrebe ovih konvertora , oni imaju široku upotrebu u mernim 

instrumentima za merenje napona i struje. Osetljivi su na promene 

temperature. 

Imamo dva tipa integrirajućih A/D konvertora: 

• Konvertor sa jednostrukim nagibom 

• Konvertor sa dvostrukim nagibom 

Konvertori sa jednostrukim nagibom 

Konvertor sa jednostrukim nagibom transformiše ulazni signal u vreme. 

Da bi se ostvarila linearna zavisnost između veličine ulaznog napona i trajanja 

vremenskog intervala, referentni napon VR treba da se menja linearno sa 

vremenom. Da bi se to postiglo ulazni napon se generiše pomoću integratora. 

Na Slici 4-4 prikazana je šema A/D konvertora sa jednostrukim nagibom sa 

strujnim izvorom. Integrator čine kondenzator C i tranzistor TR1. Tranzistor TR1 

upo-trebljen je kao prekidač preko koga se vrši resetovanje, odnosno 

pražnjenje kondenzatora C. Pre svakog ciklusa konverzije potrebno je 

resetovati kondenzator kao i brojač, što se postiže resetovanjem D flipflopa i 

pri tome izlaz Q kontrolnog kola obezbeđuje nizak napon na bazi tranzistora 

TR1, pa tranzistor odlazi u zasićenje i na taj način prazni kondenzator C. 

37


Slika 4-4. Šema A/D konvertora sa jednostrukim nagibom sa strujnim 

izvorom 

Slika 4-5. Vremenski dijagram signala A/D konvertora sa jednostrukim 

nagibom 

Ciklus konverzije započinje setovanjem kontrolnog flipflopa. Visoki napon 

na izlazu Q blokira tranzistor TR2, pa kondenzator C počinje da se puni 

konstantnom strujom tranzistora TR1. Zahvaljujući tome napon na 

kondenzatoru VR raste linearno sa vremenom. Ovaj napon se dovodi na 

komparator radi poređenja sa analognim podatkom VA. Sve dok je VA > VR na 

komparatorskom izlazu k postoji visok nivo napona. Brojanje taktnih impulsa 

traje sve dotle, dok napon VR ne dostigne vrednost VA. Kada se izjednače ta 

dva napona komparator se prebacuje u stanje ligičke 0, čime je završen 

38


konverzacioni ciklus, a krajnji rezultat brojanja predstavlja digitalni ekvivalent 

ulazne analogne vrednosti. Prema tome, efektivno vreme konverzije započinje 

setovanjem kontrolnog flipflopa, a završava se izjednačavanjem ulaznog i 

referentnog napona. Ciklusno vreme konverzije uklju-čuje i vreme pražnjenja 

kondenzatora C. Vremenski dijagrami signala konvertora prikazanog na Slici 

4-4 prikazani su na Slici 4-5. 

Struja punjenja kondenzatora C je konstantna i ona iznosi: 

, gde je VZ radni napon Zenerove diode. Vremenska zavisnost referentnog 

napona data je izrazom: 

Porast referentnog napona ograničen je uslovom: 

, odakle se nalazi vremenski ekvivalent analogne vrednosti: 

Ako se ovaj vremenski interval kvantuje periodom taktnog generatora TP, 

nalazi se da on sadrži N perioda. 

Iz jednakosti: 

, nalazi se da je: 

Gornji izraz pokazuje da je analogni napon VA proporcionalan broju 

impulsa N koji je odbrojan na binarnom brojaču, što znači da je prenosna 

karakteristika konvertora linearna. 

Opisani uređaj ponekad se naziva A/D konvertor sa širinskom 

modulacijom. To upravo znači da veličina analognog signala određuje vreme 

39


trajanja, odnosno širinu impulsa u toku koga se odvija proces brojanja. 

Posmatrano sa ovog stanovišta opisana konverzija je naročito pogodna za 

prenos informacija, pri čemu je dovoljno da se prenose samo start i stop 

impulsi vremenskih ekviva-lenata Ti. 

Konvertori sa dvostrukim nagibom 

Tačnost A/D konvertora sa vremenskom kvantizacijom može da se poveća 

korišćenjem principa konverzije pomoću dvostrukog nagiba. Takav konvertor 

prikazan je na Slici 4-6. 

Slika 4-6. Blok šema A/D konvertora sa dvostrukim nagibom 

Integrator je izveden pomoću operacionog pojačavača OP. Startkomandom 

preko analognog prekidača AP zatvara se prekidač P1, a otvara P2. 

Napon na izlazu operacionog pojačavača počinje linearno da raste i čim pređe 

potencijal nule komparator K otvara I kolo za prolaz taktnih impulsa PT. Ovi 

impulsi pobuđuju binarni brojač sve dotle, dok svi njegovi stepeni ne pređu iz 

resetovanog u setovano stanje. 

Na Slici 4-7 predstavljen je vremenski dijagram signala koji se pojavljuju 

u A/D konvertoru prikazanom na Slici 4-6. 

40


Slika 4-7. Vremenski dijagram signala A/D konvertora sa dvostrukim 

nagibom 

Vreme TA, za koje će brojač stići od 0 do svoje maksimalne vrednosti 

određeno je kapacitetom brojača i učestanošću taktnog generatora. U toku tog 

vremena vrši se integracioni proces pod dejstvom ulaznog analognog napona 

VA, usled čega se na izlazu operacionog pojačavača formira linearni napon: 

Po isteku vremena TA ništa se nije izmenilo u pogledu dovođenja taktnih 

impulsa na brojač. Prvi impuls koji nailazi posle pojavljivanja maksimalne 

vrednosti brojača, vraća brojač ponovo u početno stanje, a kao posledica toga 

prebacuje se i analogni prekidač AP u drugi položaj. Prema tome, na 

operacionom pojačavaču započinje integracija pod dejstvom referentnog 

napona VR tako da se sada na njegovom izlazu formira opadajući linearni 

napon: 

U toku formiranja ovog napona brojač ponovo odbrojava impulse sve dotle 

dok napon vVR(t) ne dostigne nulti potencijal, kada komparator k sprečava 

41


dalje pobuđivanje brojača. Prema tome, iz uslova vVR(TR)=0 nalazi se 

vremenski ekvivalent analognog napona: 

Ako se ovo vreme kvantuje periodom generatora TP, nalazi se da je: 

, gde je N broj primljenih impulsa u brojaču. Vidi se da je digitalni ekvivalent 

ulazne analogne vrednosti izražen brojem impulsa koje brojač primi u toku 

druge integracije. Primećujemo da kod A/D konvertora sa dvostrukim nagibom, 

za razliku od A/D konvertora sa jednostrukim nagibom, vremenska konstanta 

RC nema uticaja na proces konverzije, pa je time eliminisana i greška koju ona 

unosi. Šta više, konverzija ne zavisi ni od stabilnosti etalona tj. periode taktnog 

generatora, s obzirom da se i vreme TA meri istim etalonom. Prema tome, A/D 

konvertor sa dvostrukim nagibom odlikuje se velikom tačnošću, ali i vrlo 

malom brzinom konverzije. To je sasvim razumljivo kad se ima u vidu da ciklus 

konverzije obuhvata i vremenski period TA, koji je utoliko veći što je rezolucioni 

napon konvertora manji. 

4-3.PRATEĆI A/D KONVERTOR 

Prateći A/D konvertor koristi D/A konvertor kao referencu za formiranje 

digitalnog ekvivalenta analognog signala. Logička šema pratećeg A/D 

konvertora prikazana je na Slici 4-8. 

Ovaj tip A/D konvertora je veoma jednostavne konstrukcije. Sastoji se od 

obostranog brojača, D/A konvertora i komparatora. Brojač se taktuje signalom 

TAKT, koji se može zabraniti signalom GATE, ako postavimo signal u stanje 

logičke nule GATE=0. Komparator poredi ulazni napon Vul sa izlaznim naponom 

iz D/A konvertora Viz. Ako je Vul > Viz izlaz komparatora je k=1, brojač broji 

unapred, povećava se sadržaj obostranog brojača, pa prema tome i napon Viz 

raste. Kada postane Vul < Viz, menja se stanje izlaza komparatora i brojač 

počinje da broji unazad. Ako Vul ne menja vrednost i ako je histerezis 

komparatora manji od 1 LSB, već nakon prvog taktnog impulsa napon Viz će 

ponovo postati manji od Vul, komparator će da promeni stanje, brojač će da 

promeni smer brojanja i napon Viz ponovo raste. Sve dok Vul ne promeni 

vrednost, brojač broji po jedan impuls napred, po jedan nazad, a napon Viz 

osciluje oko napona Vul za 1 LSB. 

42


Slika 4-8. Prateći A/D konvertor 

Vremenski dijagram promene napona Viz u funkciji promene ulaznog 

napona Vul prikazan je na Slici 4-9. 

Slika 4-9. Vremenski dijagram napona pratećeg A/D konvertora 

Za vreme dok je signal GATE na nultom logičkom nivou na brojač ne stižu 

taktni impulsi, brojač ne menja sadržaj tako da i napon na izlazu D/A 

konvertora ne menja vrednost. Kada je GATE=1, brojač u zavisnosti od 

logičkog nivoa izlaza komparatora broji unapred ili unazad, a napon na izlazu 

D/A konvertora teži da dostigne Vul i da prati promene Vul. Brzina promene 

napona Viz zavisi od periode taktnih impulsa tc. Minimalna vrednost tc je 

ograničena vremenom postavljanja D/A konvertora i kašnjenjem komparatora. 

Ako je promena napona Vul brža od maksimalne brzine promene Viz, izlazni 

digitalni kod, a time i napon Viz će da kasni u odnosu na ulazni napon. Pošto 

promenom učestanosti signala TAKT može da se menja brzina promene 

napona Viz, prateći A/D konvertor može da se koristi kao specifičan digitalno 

upravljiv filtar. 

Sa vremenskog dijagrama na Slici 4-9. vidi se da je, nakon što je u 

trenutku t2 logički nivo signala GATE postao GATE=0, izlazni napon je zadržao 

vrednost koju je imao u t=t2. Ovim je ostvarena funkcija analogno-digitalnog 

prati/pamti kola. Informacija o veličini napona u trenutku prebacivanja u režim 

"pamti" (t2) je raspoloživa kako u digitalnom, tako i u analognom obliku i može 

ostati zapamćena neograničeno dugo, za razliku od analognih prati/pamti kola. 

43


4-4 ADC SA SUKCESCIVNOM APROKSIMACIJOM (SAR) 

A/D konvertori sa sukcesivnim aproksimacijama (SAR ADC) imaju malu 

potrošnju i zauzimaju relativno malo mesta na silicijumskoj pločici. Ova 

kombinacija performansi ih čini idealnim za veliki broj aplikacija kao što su: 

instrumenti koji su baterijski napajani, industrijska kontrola, akvizicija 

podataka i mnoge druge. 

SAR ADC su čest izbor za aplikacije sa srednjom i visokom rezolucijom i sa 

srednjom brzinom konverzije (od nekoliko µs do nekoliko desetina µs). 

Najčešće se biraju gde brzina odabiranja ne prelazi 5 µs, a opseg rezolucije 

SAR A/D konvertora je od 8 do 16 bita. Principijelna šema A/D konvertora sa 

sukcesivnim aproksimacijama data je na Slici 4-10. 

Slika 4-10. A/D konvertor sa sukcesivnim aproksimacijama 

Maksimalni ulazni napon koji se može priključiti na konvertor je Vulmax i on 

je jednak naponu pune skale Vps tj. Vulmax = Vps . Maksimalni izlazni napon iz 

D/A konvertora Viz je za 1 LSB manji od napona Vps. Pod ovakvim uslovima D/A 

konvertor će, kad je MSB bit postavljen na jedinicu (Qn-1 =1), a svi ostali na 

nulu, generisati napon Viz = Vps/ 2. Sledeći bit (Qn-2=1) ima težinu Vps / 4, 

odnosno, pošto se radi o binarnom D/A konvertoru, svaki sledeći bit ima težinu 

upola manju od predhodnog. 

Konverzija počinje tako što, nakon priključenog Vul, kontrolno logičko kolo 

postavi logičku jedinicu u bit najveće težine registra sukcesivnih aproksimacija 

(Qn-1). D/A konvertor generiše napon Viz = Vps / 2 koji se poredi sa Vul. Ako je 

Vul > Vps / 2, MSB bit digitalnog ekvivalenta napona Vul je jedan, a ako je Vul < 

Vps / 2, tada taj bit treba da bude nula. Kontrolna logika, na osnovu izlaza 

komparatora resetuje (ako je k=0), ili ne resetuje (ako je k=1) MSB flipflop u 

registru sukcesivnih aproksimacija, čime je definisan bit najveće vrednosti Qn-1 

izlazne informacije, a zatim postavlja drugi bit po težini Qn-2 na logičku 

jedinicu. Komparator poredi novu vrednost Viz (koja je Vps / 4 ili 3Vps / 4 u 

zavisnosti dobijenog u poređenju sa bitom najveće vrednosti) sa Vul, a zatim 

kontrolna logika, na osnovu izlaza komparatora resetuje ili ne flipflop za taj bit 

(Qn-2) i definisana je vrednost bita drugog po težini. Kontrolna logika postavlja 

sledeći bit koji ima težinu upola manju od predhodnog na logičku jedinicu. 

44


Proces poređenja i postavljanja narednih flipflopova se nastavlja sve do bita 

najmanje težine Q0. U zavisnosti od logičkog nivoa komparatora flipflop bita 

najmanje težine se resetuje ili ostaje logička jedinica. Time je konverzija 

završena. 

Kao primer, na Slici 4-11. pokazan je vremenski dijagram napona Viz 

idealnog četvorobitnog A/D konvertora sa sukcesivnim aproksimacijama. 

Slika 4-11. Promena napona D/A konvertora prilikom A/D konverzije 

Na slici 4-11. je pretpostavljen ulazni napon 11/16 > Vul/Vps >5/8. 

Konverzija počinje postavljanjem koda "1000" u SAR (registar sukcesivnih 

aproksimacija). Izlazni napon D/A konvertora se postavlja na Viz = Vps / 2. 

Pošto je Vul > Viz, na osnovu k=1, u trenutku t1 kontrolna logika ne resetuje 

Q3, čime je određen MSB bit izlazne informacije, postavlja Q2=1, tako da je 

kod upisan u registar sukcesivnih aproksimacija (SAR) "1100", a izlazni napon 

D/A konvertora se postavlja na Viz=3 / 4Vps. Sada je Vul < Viz, kontrolna logika 

u trenutku t2, na osnovu k=0 resetuje Q2 i bezuslovno postavlja Q1=1. Ovim je 

određena i druga cifra izlazne digitalne informacije. SAR je postavljen u stanje 

"1010", a Viz na Viz= 5Vps/8. Pošto je Vul > Viz, k=1 zabranjuje da kontrolna 

logika resetuje Q1, u trenutku t3 postavlja se Q0=1, tako da je u SAR registru 

stanje "1011". U trenutku t4 se na osnovu k=0 resetuje Q0, tako da je konačan 

rezultat konverzije koji je ostao u registru sukcesivnih aproksimacija 

Q3Q2Q1Q0="1010", Što je najbliži binarni broj koji odgovara ulaznom naponu. 

Na istom vremenskom dijagramu na slici je isprekidanom linijom prikazan 

tok konverzije napona Vul < Vps / 16. Nakon četiri koraka sukcesivnih 

aproksimacija, kao rezultat konverzije se dobija stanje Q3Q2Q1Q0="0000". 

Na osnovu sprovedene analize funkcionisnja A/D konvertora sa 

sukcesivnim aproksimacijama (skraćeno SAR ADK) mogu se definisati uslovi za 

sintezu registra sukcesivnih aproksimacija (SAR) i kontrolne logike (KL): 

• Konverzija analognog signala u digitalni binarni kodovan broj od n cifara 

se obavlja u n+1 taktnom intervalu, od kojih prvi (t0) inicijalizuje 

45


sekvencu sukcesivnih aproksimacija, a poslednji (tn) označava kraj 

konverzije. 

• Start konverzije se zadaje asinhrono u odnosu na taktni impuls A/D konvertora. 

• Vreme između dva susedna taktna impulsa treba da je dovoljno dugačko, 

kako bi isteklo vreme postavljanja D/A konvertora, kašnjenja kroz komparator 

i kašnjenja kroz kontrolnu logiku. 

• Korišćeni n-bitni D/A konvertor mora imati monotono rastuću 

karakteristiku prenosa (diferencijalnu linearnost bolju od ±0.5 LSB). 

• Flipflopovi registra sukcesivnih aproksimacija (SAR registra) treba da 

imaju mogućnost pojedinačnog postavljanja i resetovanja. 

• Ulazni napon Vul ne sme da se menja u toku konverzije, s obzirom da se 

flipflopovi postavljaju bit po bit, a već postavljeni flipflopovi, u slučaju 

promene Vul, ne mogu da promene stanje. 

Vreme konverzije A/D konvertora sa sukcesivnim aproksimacijama ja dato 

izrazom: 

tSARADK=(n+1)*tc 

, gde je n- broj bita konvertora , a Tc - perioda ponavljanja impulsa CLK. Minimalna 

perioda ponavljanja CLK zavisi od vremena postavljanja D/A konvertora, 

od kašnjenja kroz komparator i kašnjenja kroz registar sukcesivnih 

aproksimacija sa pripadajućim logičkim kolima. Dominantan uticaj na vreme 

konverzije ima vreme postavljanja D/A konvertora, pošto je ovo vreme često i 

za red veličine duže od ostalih kašnjenja u mreži. Tipično vreme konverzije za, 

na primer, dvanaestobitne integrisane SAR ADK je od 1µs za najbrže, do 

nekoliko desetina µs za sporije ADK. 

Brzina SAR ADK je ograničena sa: 

• Vremenom smirivanja D/A konvertora 

• Komparatorom, koji za određeno vreme mora da detektuje male razlike 

između napona Vul i Viz 

• Vremenom izvršavanja logičkih operacija. 

Maksimalno smirivanje D/A konvertora je najčešće određeno smirivanjem 

MSB-a. Linearnost celokupnog A/D konvertora je limitirana linearnošću D/A 

konvertora. Zbog toga, SAR ADK-i čija rezolucija prelazi 12 bita često 

zahtevaju neku vrstu kalibracije ili dodavanje novih komponenti da bi se 

postigla potrebna linearnost. Dodavanje novih komponenti donosi sa sobom i 

problem slaganja (uparenosti) komponenti. Zbog svega navedenog, u praksi 

najčešće srećemo realizacije čija rezolucija ne prelazi 12 bita. 

Najvažnije prednosti A/D konvertora sa sukcesivnim aproksimacijama su 

mala potrošnja, visoka rezolucija, tačnost i to što zauzimaju malo mesta na 

sili-cijumskoj pločici. Glavna ograničenja u strukturi su mala brzina odabiranja, 

kao i zahtevi da tačnost pojedinih delova (kao što su D/A konvertor i 

komparator) bude na nivou tačnosti celog sistema. 

46


4-5. SIGMA-DELTA A/D KONVERTORI 

Sigma-delta konvertori se karakterišu visokom rezolucijom, tačnošću, visokom 

integrabilnošću i niskom cenom. Zbog navedenih osobina oni su veoma 

zastupljeni u komercijalnim aplikacijama kao sto su mobilna telefonija, ADSL 

tehnologija i mnoge druge. 

U samoj realizaciji možemo uočiti dve strane ovog konvertora: 

• analognu stranu (jednostavna, čini je 1-bitni A/D konvertor) 

• digitalnu stranu (kompleksnija). 

Blok šema sigma – delta A/D konvertora prikazana je na Slici 4-12. 

Slika 4-12. Blok šema sigma – delta A/D konvertora 

Radi lakšeg razumevanja principa rada i strukture sigma-delta konvertora 

tekst je podeljen na sledeće delove: 

• oversampling 

• delta modulaciju 

• uobličavanje spektra šuma (noise shaping) 

• digitalno filtriranje 

• decimaciju. 

OVERSAMPLING (“prekomerno odmeravanje”) 

Po teoremi o odabiranju, brzina odabiranja F mora biti barem dva puta 

veća od širine opsega ulaznog signala. Kada je Fs > 2Fb, to se zove 

oversampling. Na primer, neka je na ulaz običnog višebitnog A/D konvertora 

doveden sinusni signal koji se odabira frekvencijom koja je dva puta veća od 

njegovog opsega. Kada signal prođe kroz konvertor, na izlazu će se za rezultat 

dobiti koristan signal i mnoštvo nasumičnog šuma. Ovo je šum kvantizacije, 

koji je rezultat sledećeg: ulazni signal A/D konvertora je kontinualni signal sa 

beskonačnim brojem mogućih stanja, a digitalni izlaz je diskretna f-ja čiji je 

broj različitih stanja određen rezolucijom konvertora. Prema tome, AD 

konverzija gubi određen deo informacija i uvodi smetnje u signal. Amplituda 

ove greške je nasumična, sa vrednostima do ±LSB. Na Slici 4-13. prikazan je 

koristan signal i šum u frekvencijskom domenu. 

47


Slika 4-13. Signal na izlazu konvertora u frekvencijskom domenu kada 

je Fs=2Fb 

Ako se posmatra isti ulazni signal,ali se frekvencija odabiranja poveća k 

puta, na kF, što je prikazano na Slici 4-14, vidi se da se nivo šuma smanjio, a 

energija šuma se rasporedila na veći frekvencijski opseg (pri tom je odnos 

signal/šum ostao isti). 

Propuštanjem ovakvog signala kroz digitalni filtar dobijaju se mnogo bolji 

rezultati nego što bi se dobili kada ne bi koristili oversampling. Prikaz signala 

propuštenog kroz digitalni filtar dat je na Slici 4-15. 

Slika 4-14. Signal na izlazu konvertora kada je brzina odabiranja 

povećana k puta 

48


Slika 4-15. Odziv digitalnog filtra nakon oversampling-a 

DELTA MODULACIJA 

U osnovi ideje delta modulacije je digitalni prenos razlike susednih 

odbiraka analognog ulaznog signala, čime se smanjuje količina prenesenih 

podataka. Za demodulaciju koristi se integrator i niskopropusni filtar koji 

odstranjuje šum kvantizacije. Na Slikama 4-16 i 4-17 prikazana je blok šema 

delta modulacije i demodulacije: 

Slika 4-16. Delta modulacija 

Slika 4-17. Demodulacija 

49


UOBLIČAVANJE SPEKTRA ŠUMA (noise shaping) 

Ako zanemarimo nesavršenost realnih komponenti pri realizaciji sigma 

delta modulatora, ukupna greška je jednaka grešci kvantizacije. Blok šema 

jednog takvog sigma delta modulatora prikazana je na Slici 4-18. 

Slika 4-18. Blok šema sigma delta modulatora sa niskopropusnim 

filtrom 

Signal Y(s), kad imamo da je N(s)=0, jednak je: 

, odakle dobijamo da je prenosna funkcija modulatora jednaka: 

, dobijamo da je to za niskopropusni filtar. 

Ako želimo da izrazimo prenosnu karakteristiku signala šuma, kada je X(s)=0, 

imamo: 

, odakle dobijamo da je prenosna karakteristika jednaka: 

; premat tome, dobijamo da je to visokopropusni filtar. 

Dakle, zaključujemo kako se sigma delta modulator ponaša kao niskopropusni 

filtar za signal, a kao visokopropusni filtar za šum. Na taj način je 

50


većina šuma "pomerena" na visoke frekvencije. To predstavlja uobličavanje 

spektra šuma. Karakteristika spektra korisnog signala i šuma prikazana je na 

Slici 4-19. 

Slika 4-19. Karakteristika korisnog signala i signala šuma 

Ako sada primenimo digitalni filtar, on će otkloniti više šuma nego što bi 

se otklonilo primenom samog oversamplinga. Na Slici 4-20. prikazan je signal 

zajedno sa šumom i označen je deo koji izdvajamo uz pomoć digitalnog filtra. 

Izdvajamo samo koristan signal. 

Slika 4-20. Izdvajanje korisnog signala uz pomoć digitalnog filtra 

Primer jednog sigma-delta modulatora prvog reda prikazan je na sledećoj 

Slici 4-21. 

51


Slika 4-21. Blok šema sigma-delta modulatora prvog reda 

Sigma-delta modulator se sastoji iz jednog diferencijalnog pojačavača, 

integratora i komparatora sa povratnom spregom koja sadrži 1-bitni D/A 

konvertor. Ovaj D/A konvertor služi za održavanje srednje vrednosti izlaza 

integratora blizu referentnog nivoa komparatora. Na izlazu modulatora formira 

se povorka "jedinica" i "nula". Gustina "jedinica" na izlazu proporcionalna je 

ulaznom signalu. Povećanjem amplitude ulaznog signala komparator generiše 

veći broj "jedinica" i obrnuto, smanjivanjem amplitude ulaznog napona 

komparator gene-riše manji broj "jedinica". 

Modulator prvog reda obezbeđuje poboljšanja odnosa signal/šum od 9dB 

za svako dupliranje frekvencije odabiranja. Može se postići uobličavanje 

spektra šuma koristeći više od jedne faze integracije i sumiranja u sigma-delta 

modulatoru. Na primer, sigma-delta modulator drugog reda obezbeđuje 

poboljšanja odnosa signal/šum od 15dB za svako udvostručavanje frekvencije 

odabiranja. Principijelna šema jednog sigma-delta modulatora trećeg reda 

prikazana je na Slici 4-22. 

Slika 4-22. Principijelna šema sigma-delta modulatora trećeg reda 

DIGITALNO FILTRIRANJE 

Digitalni NF filtar je sastavni deo sigma-delta konvertora. Uloga digitalnog 

filtra je sledeća: 

• usrednjava povorku 1-bitnih podataka 

• poboljšava rezoluciju A/D konvertora 

• uklanja šum kvantizacije koji je izvan opsega koji nas interesuje 

(određuje širinu opsega signala) 

• određuje vreme smirivanja. 

52

DECIMACIJA 


Decimacija, koja se još zove i downsampling, je proces odbacivanja viška 

odabiranih podataka bez gubitka informacije. Ona se karakteriše faktorom 

decimacije M koji može biti bilo koji ceo broj i predstavlja odnos ulaznog i 

izlaznog opsega. Svrha decimacije jeste smanjivanje frekvencije izlaznog 

signala na upotrebljivu vrednost. Smanjivanje opsega kao rezultat daje i 

jeftiniju imple-mentaciju. Primer decimacije dat je na Slici 4-23. 

Sigma-delta konvertori svoj rad temelje na tri pojma: 

• oversampling 

• uobličavanje spektra šuma 

• decimacija 

Slika 4-23. Primer decimacije 

Zbog toga sigma-delta konvertori imaju veoma visoku rezoluciju i tačnost, 

ali i malu brzinu. Neke od osnovnih karakteristika sigma-delta konvertora su: 

• Visoka izlazna rezolucija (24 bita) (Kod sigma-delta konvertora je 

povećana rezolucija na račun smanjenja brzine). 

• Prednost ovih konvertora je što ne zahtevaju dodatna kola ili kalibraciju, 

čak i kad imamo visoku rezoluciju. 

• Visoka tačnost. 

• Standardni sigma-delta A/D konvertori koji se uglavnom koriste u 

digitalnim audio aplikacijama, imaju ograničenu širinu propusnog opsega 

na 22kHz. U novije vreme neki konvertori su dostigli širinu propusnog 

opsega od 1MHz do 2 MHz sa 12 do 16 bita rezolucije. Od najbržih 

sigma-delta A/D kon-vertora se ne očekuje da imaju značajno širi 

propusni opseg od nekoliko MHz u bliskoj budućnosti. 

• Zauzimaju mnogo mesta na čipu (najviše mesta zauzimaju digitalni filtar 

i decimator). 

53


• Ograničenje ove strukture je i kašnjenje koje je znatno veće nego kod 

drugih tipova A/D konvertora. Zbog oversemplinga i kašnjenja sigmadelta 

A/D konvertori se retko sreću u aplikacijama u kojima se koristi 

multipleks. 

4-5. FLEŠ A/D KONVERTORI 

Fleš A/D konvertori (Flash ADC) ili kako ih još zovu paralelni A/D 

konvertori spadaju u klasu najbržih A/D konvertora. Najbrži način da 

konvertujemo analogni oblik napona u digitalni oblik ostvaruje se pomoću ovog 

A/D konvertora. Ovi konvertori su idealni za aplikacije koje zahtevaju veliku 

širinu opsega. 

Fleš A/D konvertori troše puno energije, imaju relativno nisku rezoluciju i 

mogu biti veoma skupi, što ih ograničava na korišćenje u aplikacijama sa 

visokim frekvencijama. Koriste se za akviziciju podataka, satelitske 

komunikacije, radarsku obradu, digitalne osciloskope i visokonaponske disk 

drajvere. 

Fleš A/D konvertor je sačinjen od veoma brzih kaskadnih komparatora. 

Svaki komparator predstavlja 1LSB, a izlazni kod se može odrediti u jednom 

kompara-torskom kolu. Osnovna realizacija fleš A/D kovertora prikazana je na 

Slici 4-24. 

Slika 4-24. Osnovna blok šema fleš A/D konvertora 

Realizacija fleš A/D konvertora sa termometarskim kodom prikazana je na 

Slici 4-25. Za jedan N-bitni konvertor potrebno je da kolo sadrži 2 N -1 kom- 

54


paratora. Otpornički razdelnik sa 2 N otpornika obezbeđuje referentni napon. 

Referentni napon za svaki komparator je za jedan LSB veći od referentnog 

napona za komparator koji je odmah ispod. Svaki komparator daje "1" kada je 

njegov analogni ulazni napon veći od referentnog napona dovedenog na njega. 

U suprotnom, izlaz je "0". Prema tome, ako je analogni ulaz između V X4 i V X5 , 

komparatori X 1 do X 4 daju jedinice, a preostali komparatori daju nule. Ovo je 

poznato kao termometarsko enkodiranje, a tako je dobilo naziv jer je slično 

živinom termometru kod koga živin stub uvek raste do odgovarajuće 

temperature i iznad te vrednosti živa ne ide. Termometarski kod je zatim 

dekodiran u odgovarajući izlazni kod. 

Slika 4-25. Fleš A/D kovertor sa termometarskim kodom 

Što se komparatora tiče oni su tipično kaskada širokopojasnih stepena 

niskih pojačanja. Ovo pojačanje je malo, jer je na visokim frekvencijama teško 

postići i širok opseg i veliko pojačanje. Dizajnirani su za nizak napon ofseta, 

takav da je ulazni ofset svakog komparatora manji od LSB-a A/D konvertora. U 

suprotnom, komparatorski ofset bi mogao lažno navesti komparator, pri čemu 

digitalni kod ne bi reprezentovao termometarski kod (greška na najniža 2 

55


bita). Leč sa osve-žavanjem na svakom komparatorskom izlazu čuva rezultat. 

Leč ima pozitivnu povratnu spregu, tako da je krajnje stanje zasigurno ili "1" ili 

"0". 

Problemi kod realnih fleš A/D konvertora 

Kao i kod svih ostalih realnih komponenata i kod realnih fleš (flash) A/D 

konvertora se javljaju problemi. Najčešće probleme ćemo ukratko predstaviti. 

U normalnim uslovima komparatorski izlaz će biti termometarski kod kao 

što je na primer "00011111", a greške mogu izazvati izlazni kod kao što je na 

primer "00010111". Ovaj izlaz nulte sekvence se naziva ISKRA (sparkle). Ovo 

može biti izazvano nesavršenošću ulaznog nagomilavanja ili vremenskom 

neusaglašenošću komparatora. Moderni konvertori kao što je MAX104 

uvrštavaju ulazno kolo za odmeravanje i zadršku, SH kolo (sample&hold) 

ispred A/D konvertora sa enko-dirajućom tehnikom koja sprečava iskra 

kodove. 

Kada je digitalni izlaz komparatora nejasan (ni nula ni jedinica), izlaz je 

definisan kao metastabilan. Metastabilnost može biti redukovana 

obezbeđivanjem više vremena za regeneraciju. Takođe, metastabilnost se 

može poboljšati Grejovim kodom enkodiranja. Grejov kod obezbeđuje da se u 

jednom trenutku samo jedan bit u izlazu promeni. Kod Grejovog koda svaki 

kod se razlikuje za tačno jednu cifru (jedan kod) od kodova susednih njemu tj. 

od kodova pre i posle njega. Komparatorski izlazi su prvo konvertovani u 

Grejev kod enkodiranja i onda kasnije dekodirani u binarni, ako je to poželjno. 

Drugi problem koji se javlja je taj kada se metastabilan izlaz kreće dvema 

različitim kružnim putanjama. Moguća situacija koja može da se dogodi je da 

jedna putanja “proglasi” ulaz kao "1" dok druga putanja “smatra” da je na 

ulazu "0". Ovo može da stvori glavne greške. Da bi se ovakve greške izbegle 

potrebno je da samo jedna kružna putanja oseti metastabilan izlaz. 

Još jedna stvar koja može da stvara probleme je frekventna zavisnost 

izlaznog signala. Kada se ulazni signal promeni pre nego što komparator izvrši 

svoje odlučivanje, performansa A/D konvertora je nepovoljno realizovana. Najozbiljniji 

problem u realizaciji je smanjivanje odnosa signal/šum (plus 

distorzija) kako frekvencija analognog ulaza raste. 

Kada proanaliziramo zavisnost fleš A/D konvertora od rezolucije dolazimo 

do zaključka da se brzina konverzije fleš A/D konvertora ne menja značajno sa 

povećanjem rezolucije. Kod konvertora sa sukcesivnim aproksimacijama brzina 

konverzije se menja linearno sa povećanjem rezolucije, dok se kod 

integrirajućih vreme duplira sa svakim bitom povećanja rezolucije. 

Usaglašavanje fleš konvertora obično ograničava rezoluciju na oko 8 bita. 

Zahtevi kod usaglašavanja komponenti se dupliraju sa svakim bitom povećanja 

rezolucije. Kod fleš A/D konvertora svaki bit povećanja rezolucije gotovo da 

udvostručava veličinu kola. Snaga se takođe udvostručava. Kod A/D 

konvertora sa sukcesivnim aprok-simacijama i kod sigma-delta konvertora 

promena je linearna dok kod integrirajućih neće doći do značajnih promena. 

Cena kola takođe raste sa povećanjem njegove složenosti. 

CMOS fleš A/D konvertori su dostupni na niskim brzinama i rezolucijama i 

obično su namenjeni za inegrisanje u velika CMOS kola. Za aplikacije koje 

zahtevaju skromnu rezoluciju, obično do 8 bita, na frekvencijama semplovanja 

56


od nekoliko stotina MHz, arhitektura fleš A/D konvertora bi mogla biti jedina 

povoljna alternativa. Za aplikacije sa visokom frekvencijom analognog ulaza, 

izabrani A/D konvertor bi trebao da ima jedno ulazno kolo za odmeravanje i 

zadršku. 

4-6. PRENOSNA FUNKCIJA A/D KONVERTORA 

Prenosna funkcija je dijagram na kome je prikazan kod na izlazu iz A/D 

konvertora za vrednosti ulaznog signala A/D konvertora. Dijagram prenosne 

funkcije nije kontinualan već se sastoji od 2 N kodova, gde je N rezolucija A/D 

konvertora u bitima. Ako bi povezali ove kodove jednom linijom (obično kroz 

tačke na prelasku sa jednog koda na drugi), idealna prenosna funkcija bi bila 

prava linija. Linija povučena kroz tačke na svakoj granici između kodova, 

počinjala bi u koordinatnom početku a nagib prave bi bio isti (kao na Slici 4- 

26.) za svaki A/D konvertor. 

Slika 4-26. Idealna prenosna funkcija 3-bitnog A/D konvertora 

Slika 4-26 prikazuje idealnu prenosnu funkciju za 3-bitni A/D konvertor 

sa referentnim tačkama na ivici promene koda. Izlazni kod biće najmanji (000) 

za vrednosti ulaznog signala ispod 1/8 maksimalne vrednosti (to je i širina 

jednog koda tog A/D konvertora). Takođe, primetite da A/D konvertor dostiže 

najveći izlazni kod (111) već na 7/8 maksimalne vrednosti dinamičkog opsega, 

a ne na granici dinamičkog opsega. Znači, prelazak na maksimalni digitalni 

izlazni kod ne dešava se kada je vrednost ulaznog napona na granici 

dinamičkog opsega. Prelazak se dešava kada je napon za jedan kod – ili 

najmanje značajan bit (LSB) – manji od dinamičkog opsega (drugim rečima od 

referentnog napona). 

57


Slika 4-27. Prenosna funkcija 3-bitnog A/D konvertora sa ofsetom od 

-1/2 LSB 

Prenosna funkcija može biti implementirana sa ofsetom od -½ LSB, kao 

što je prikazano na Slici 4-27. Ova translacija prenosne funkcije ulevo 

translira i opseg greške kvantizacije iz (-1 do 0 LSB) u opseg (-½ do +½ LSB). 

Iako je ovaj ofset nameran, on se često navodi u specifikacijama kao deo 

greške ofseta. 

4-7. GREŠKE A/D KONVERTORA 

Ograničenja u materijalima koji se koriste za izradu znače da u praksi A/D 

konvertori neće imati idealnu prenosnu funkciju. Odstupanja od idealne 

prenosne funkcije definišu DC preciznost i okarakterisana su parametrima u 

tablicama tehničkih podataka. 

Rezultat AD konverzije odstupa od idealnog zbog varijacija u procesu 

izrade što je zajedničko za sva integrisana kola, kao i zbog raznih drugih izvora 

grešaka u samom procesu analogno-digitalne (A/D) konverzije. Preciznost A/D 

konvertora zavisi od nekoliko ključnih tehničkih osobina, koje obuhvataju 

diferencijalnu nelinearnu grešku (DNL), integralnu nelinearnu grešku (INL), 

ofset i grešku poja-čanja, preciznost referentnog napona, uticaj temperature i 

dinamičke perfor-manse. 

Dve popularne metode za utvrđivanje ukupne greške sistema su metoda 

kvadratnog korena sume kvadrata grešaka (root-sum-square - RSS) i metoda 

najgoreg slučaja. RSS metoda podrazumeva kvadriranje pojedinačnih grešaka, 

njihovo sabiranje i konačno kvadratni koren zbira daje ukupnu grešku: 

UKUPNA GREŠKA = 

, gde En predstavlja pojedinačnu grešku neke komponente ili parametra. 

58


Ovaj metod je najprecizniji kada pojedinačne greške nisu u međusobnoj 

korelaciji (što može a ne mora biti slučaj). Kod metode najgoreg slučaja, sve 

pojedinačne greške se sabiraju. Ova metoda garantuje da greška nikada neće 

preći određenu granicu. Kako se na ovaj način dobija gornja granica greške, 

stvarna greška je uvek manja od ove vrednosti (vrlo često MNOGO manja). 

Izmerena stvarna greška obično je negde između vrednosti dobijene na ova 

dva načina, ali je često bliža vrednosti dobijenoj RSS metodom. U zavisnosti od 

potreba i zahteva bira se između najgore i tipične vrednosti grešaka. Odluka o 

tome koja će vrednost biti korišćena zavisi od mnogo faktora, uključujući tu i 

standardnu devijaciju od merene vrednosti, važnosti pojedinih parametara, 

veličini greške u odnosu na druge greške, itd. Tako da u stvari i ne postoje 

neka tačno određena i stroga pravila koja moraju bit ispoštovana. 

Od aplikacije zavisi koje će specifikacije projektant da smatra najvažnijim. 

Na primer, DTMF dekoder uzorkuje telefonski signal kako bi utvrdio koji je 

taster pritisnut na aparatu sa tonskim biranjem. U ovom slučaju najbitnije je 

izmeriti snagu signala (iz određenog seta frekvencija) među ostalim tonovima i 

šumom koji nastaje prilikom A/D konverzije. U ovom projektu, projektant će 

najviše paž-nje da obrati na parametre dinamičkih performansi kao što su 

odnos signal/šum i harmonijska izobličenja. U drugom primeru, sistem može 

da očitava signal koji meri temperaturu neke tečnosti. U ovom slučaju, DC 

preciznost merenja je najbitnija tako da će ofset, pojačanje i nelinearnosti biti 

najpre proveravane. 

Ne mora da znači, da ako uzmemo A/D konvertor sa više bita od 

predviđenog za neku određenu preciznost, da ćemo i dobiti karakteristike 

konvertora u željenoj preciznosti. Ako na primer, pretpostavimo da ja potrebno 

postići pre-ciznost od 0,1% ili 10-bitnu preciznost (1/2 10 ), tako da ima smisla 

odabrati konvertor sa rezolucijom većom od ove. Ako odaberemo 12-bitni 

konvertor, možemo da pretpostavimo da će to biti dovoljno; ali bez analize 

specifikacije, nema garancije da on postiže 12-bitne performanse (on može biti 

boljih ili lošijih karakterisitka). Na primer, 12-bitni A/D konvertor sa 

integralnom greškom nelinearnosti od 4 LSB-a (Least Significant Bit - 

najmanje važan bit) može postići samo 10-bitnu preciznost u najboljem slučaju 

(ako se podrazumeva da su greške ofseta i pojačanja kalibrisane). Uređaj sa 

integralnom greškom nelinearnosti od 0.5 LSB-a može postići grešku manju od 

0.0122% odnosno 13-bitnu preciznost (ako su uklonjene greške ofseta i 

pojačanja). Da bi se izračunala najveća preciznost, potrebno je maksimalnu 

integralnu grešku nelinearnosti podeliti sa 2 N , gde je N – broj bita. U našem 

slučaju, ako dopustimo grešku od 0.075% (tj. 11-bitnu grešku) za A/D 

konvertor, ostaje nam greška od 0.025% za ostatak elektronskog sklopa, što 

uključuje greške senzora, grešku od operacionih pojačavača, multipleksera, 

eventualnog D/A konvertora, ili drugih analognih izlaznih signala na putanji 

signala. 

Mnogi signali su relativno statični, kao npr. izlazni signali temperaturnih 

senzora ili senzora pritiska. U takvim aplikacijama mereni signal je povezan sa 

nekom fizičkom veličinom i apsolutna preciznost merenja tog napona je važna. 

Parametri A/D konvertora koji opisuju ovaj vid preciznosti su greška ofseta, 

greška pojačanja dinamičkog opsega, diferencijalna nelinearnost (DNL) i integralna 

nelinearnost (INL). Ova četiri parametra u potpunosti opisuju apsolutnu 

preciznost A/D konvertora. 

59


Iako se ne navodi kao parametar jedna od osnovnih grešaka A/D 

konvertora, a nastaje kao rezultat pretvaranja signala i podataka je greška 

kvantizacije. Ova greška ne može biti izbegnuta u merenjima uz A/D 

konverziju. DC preciznost i rezultujuću apsolutnu grešku određuju četiri 

parametra – ofset, pojačanje u celom dinamčkom opsegu, INL i DNL. Greška 

kvantizacije je nezaobilazni rezultat predstavljanja analognog signala u 

digitalnim brojevima (drugim rečima, plod analogno-digitalne konverzije). 

Maksimalna greška kvantizacije je određena rezo-lucijom merenja (ili 

rezolucijom A/D konvertora, ako je signal oversample-ovan). Dalje, greška 

kvantizacije će se pojaviti kao šum, poznatiji kao šum kvantizacije u 

dinamičkoj analizi. Na primer, greška kvantizacije pojaviće se kao prag šuma u 

FFT dijagramu (frekvencijskom spektru) merenog signala na ulazu A/D konvertora. 

Slika 4-28. Greška ofseta kod realnog A/D konvertora 

60


Slika 4-29. Greška pojačanja kod realnog A/D konvertora 

Slika 4-30. Diferencijalna nelinearnost kod realnog A/D konvertora 

61


/V/ OPIS PROJEKTA 

Naša namera je bila da ovim radom ilustrujemo tri procesa koja kontroliše 

mikrokontroler PIC16F877-04: 

• A/D konverziju (vrši je interni ADC u mikrokontroleru), 

• D/A konverziju (vrši je eksterni DAC0832LCV), 

• obradu informacije sa PPI D71055C (NEC-ova zamena za PPI Intel 

8255). 

Na Slici 5-1. prikazana je blok šema uređaja – gde je prikazana sprega 

između D71055C-PIC16F877-DAC0832LCV (PPI-mikrokontroler-DAC). 

Slika 5-1. Blok šema sprege PIC16F877, PPI D71055C i DAC0832 

5-1. Električna šema i izgled štampane ploče 

Na Slici 5-2. prikazana je električna šema veze mikrokontrolera 

PIC16F877-04 i njegovih interfejsnih integrisanih kola (D/A konvertora i 

paralelnog periferijskog interfejsa). Na Slici 5-3. prikazan je raspored 

komponenata na štampanoj ploči (PCB). 

62

Gnd 

Gnd 

1N5819 


D1 

U1 

DC Power 1 

Vin 

7.5V 

Gnd 

Gnd 

Gnd 

Gnd 

Gnd 

Gnd 

Gnd Gnd 

Gnd 

CN3 

1 

2 

C8 

22pF 

C9 

U5 

CS 

WR1 

GND 

D3 

D2 

D1 

D0 

VREF 

22pF 

VCC 

ILE 

WR2 

XFER 

J3 

D4 

D5 

D6 

D7 

OUT2 

FB 

GND OUT1 

DAC0832 

DC 

J1 AC 

J2 

R4 10K 

Y1 

4MHz 

Gnd 

Gnd 

Gnd 

Gnd 

1 

2 

3 

4 

5 

6 

7 

8 

9 

10 

11 

12 

13 

14 

15 

16 

17 

18 

19 

20 

C1 

100uF 

16V 

C2 

1 

100uF 

16V 

R9 

4K7 

R8 

4K7 

U3 

J8 

J7 

U2 

MCLR PB7 

PA0 PB6 

PA1 PB5 

PA2 PB4 

PA3 PB3 

PA4 PB2 

PA5 PB1 

RD PB0 

WR VDD 

CS VSS 

VDD PD7 

VSS PD6 

OSC1 PD5 

OSC2 PD4 

PC0 PC7 

PC1 PC6 

PC2 PC5 

PC3 PC4 

PD0 PD3 

PD1 PD2 

PIC16F877 

Gnd 

2 

Vout 

LM78M05 

Vin 

Gnd 

2 

Gnd 

Vout 

LM78M05 

Gnd 

Gnd 

Gnd 

40 

39 

38 

37 

36 

35 

34 

33 

32 

31 

30 

29 

28 

27 

26 

25 

24 

23 

22 

21 

3 

3 

Gnd 

Gnd 

Gnd 

C3 

100uF 

16V 

C4 

100uF 

16V 

R10 

10K 

U6 

Gnd 

Gnd 

OutA V+ 

A- OutB 

A+ B- 

V- B+ 

C5 

47nF 

C6 

47nF 

Out 

Gnd 

Gnd 

LF353 

Gnd Gnd 

LED17 

LED16 

LED15 

LED14 

LED13 

LED12 

LED11 

LED10 

LED7 

LED6 

LED5 

LED4 

LED3 

LED2 

LED1 

LED0 

C7 

47nF 

P1 

10K 

R11 

20K 

8 

7 

6 

5 

4 

3 

2 

1 

8 

7 

6 

5 

4 

3 

2 

1 

Gnd 

Gnd 

R12 

20K 

R1 2K2 

10K 

T1 

RN2 

2K2 

P2 

CN1 

10K 

8 

7 

6 

5 

4 

3 

2 

1 

RN1 

2K2 

R3 

9 

Gnd 

9 

Gnd 

Gnd 

J5 

Gnd 

P3 

R5 

10K 

LED8 

10K 

R2 

2K2 

J6 

Gnd 

R6 

10K 

Gnd 

LED9 

RN3 

1 

2 

3 

4 

5 

6 

7 

Gnd 

8 

9 

10 

11 

12 

13 

14 

15 

16 

17 

18 

19 

20 

16 

15 

14 

13 

12 

11 

10 

9 

1 

2 

3 

4 

5 

6 

7 

8 

1 

2 

3 

4 

5 

6 

7 

8 

9 

U4 

PA3 PA4 

PA2 PA5 

PA1 PA6 

PA0 PA7 

RD WR 

CS RESET 

GND PD0 

A1 PD1 

A0 PD2 

PC7 PD3 

PC6 PD4 

PC5 PD5 

PC4 PD6 

PC0 PD7 

PC1 VCC 

PC2 PB7 

PC3 PB6 

PB0 PB5 

PB1 PB4 

PB2 PB3 

D71055C 

1 

2 

3 

4 

5 

6 

7 

8 

CN2 

10K 

Gnd 

Slika 5-2. Električna šema sprege mikrokontrolera PIC16F877, 

paralelnog periferijskog interfejsa D71055C i D/A konvertora 

DAC08032LCV 

Prva grupa LED dioda (LED0-LED7) koje su povezane na Port C mikrokontrolera 

PIC16F877 detektuju stanja na Portu D, koji je povezan sa paralelnim 

periferijskim interfejsom (PPI) D71055C. Druga grupa LED dioda (LED10- 

LED17) koje su povezane ne Port B mikrokontrolera, detektuje (indicira) 8bitnu 

reč koja se dobija A/D konverzijom signala koji se dovode na 

odgovarajuće pinove Porta A. 

Mikrokontroler radi na frekvenciji od 4 MHz, a resetuje se tasterom T1. Na 

pin PA0 se dovodi jednosmerni (DC) signal, a na PA1 naizmenični (AC) signal. 

Koji signal će biti propušten, zavisi od položaja džampera (eng. jumper) J2, 

40 

39 

38 

37 

36 

35 

34 

33 

32 

31 

30 

29 

28 

27 

26 

25 

24 

23 

22 

21 

SD1 

SW DIP-8 

Gnd 

J4 

R7 

10K 

63


odnosno stanja na pinu PA2. Ukoliko je PA2 = 1 (džamper nije postavljen), 

tada se propušta DC signal. Za PA2 = 0 propušta se AC signal. (Naime, 

PIC16F877 ima 10-kanalni A/D konvertor, ali se u jednom trenutku konvertuje 

signal samo sa jednog kanala, odnosno pina). Kada je u pitanju DC signal, 

postoji mogućnost da se on dovodi na mikrokontroler interno (preko P1) ili 

eksterno (preko 2-pinskog konektora CN3) – što se reguliše položajima 

džampera J3. 

Napajanje svih komponenata u kolu je 5V, tako da treba voditi računa da 

se eksterno ne dovodi napon koji je van opsega 0 – 5V. 

Programski je definisano da se DC signal odabira (uzorkuje, sempluje, 

eng. sampling) sa frekvencijom 100 Hz, a AC signal – sa frekvencijom 10 KHz. 

Slika 5-3. Štampana ploča za šemu sa Slike 5.2 

Kada je u pitanju PPI D71055C, napomenućemo da se on nalazi u Modu 0. 

Tokom rada, stanja njegovih kontrolnih/upravljačkih signala su sledeća: 

__ __ __ 

A1 A0 CS RD WR OPERACIJA 

0 0 0 0 1 PORT A → DATA BUS 

Stanja pinova/signala A1 i A0 se zadaju preko džampera J5 i J6 (oba su 

postavljen, pa je A1= 0 i A0= 0), a mikrokontroler PIC16F877-04 generiše 

signale CS = 0, RD = 0 i WR = 1. Na ovaj način je omogućeno da se na Port D 

64


mikrokontrolera preko DATA linija (D7-D0) paralelnog periferijskog interfejsa 

prenese stanje sa njegovog Porta A (PORTA_PPI → DataBus_PPI → 

PORTD_PIC). 

Napomenućemo kako se stanja na Portu A paralelnog periferijskog 

interfejsa D71055C zadaju preko 8-pinskog prekidača SW DIP-8 i da postoji 

mogućnost proširenja – preko konektora CN1 i CN2 su izvučeni Port C i Port B, 

respektivno. 

D/A konvertor DAC0832LCV je 8-pinski. Ovde se koristi u kombinaciji sa 

operacionim pojačavačem LF353. DAC prihvata 8-bitnu reč sa Porta B 

mikrokon-trolera i konvertuje je u analogni signal (napon) – opseg ovog 

napona je 0 – 5V. Procedura konverzije je veoma jednostavna, a dodatne 

informacije o D/A konver-toru DAC0832LCV mogu se pročitati u poglavlju 

DATASHEETS - IZVODI. 

5-2. Listing programa u mikroC-u 

long v1, v2; // Definisanje varijabli. 

void main() { 

TRISA=0b000111; //Definisanje i inicijalizacija Portova 

TRISB = 0x00; // A,B,C i D. 

TRISC = 0x00; 

TRISD = 0xFF; 

TRISE = 0x00; 

PORTA = 0b000000; 

PORTB = 0x00; 

PORTC = 0x00; 

PORTD = 0x00; 

ADCON1 = 6; // Konfiguracija analognih i digitalnih 

// pinova. 

do { 

_ ___ _ 

PORTA.F3 = 0; // Definisanje signala Cs, Rd i Wr. 

PORTA.F4 = 0; 

PORTA.F5 = 1; 

PORTC = PORTD; //Stanje sa Porta D se «preslikava» na 

// Port C. 

if (PORTA.F2 == 1) { 

v1 = ADC_Read(0); // A/D konverzija DC signala. 

PORTB = v1 >> 2; // Prikazujemo samo 8 bitova, a niža 2 

// bita se odbacuju. 

65

} 

} 


delay_ms(10);//Odabira se sa frekvencijom od 100 Hz. 

if (PORTA.F2 == 0) { 

v2 = ADC_Read(1); // A/D konverzija AC signala. 

PORTB = v2 >> 2; 

delay_us(100); //Odabira se sa frekvencijom od 10 KHz. 

} 

} while(1); 

5-3. Listing programa u asembleru 

$000D $019F CLRF ADCON0, 1 

$000E $30C0 MOVLW 192 

$000F $049F IORWF ADCON0, 1 

$0010 $1683 BSF STATUS, RP0 

$0011 $171F BSF ADCON1, 6 

$0012 $179F BSF ADCON1, 7 

$0013 $1283 BCF STATUS, RP0 

$0014 $0828 MOVF FARG_Adc_Read+0, 0 

$0015 $00F0 MOVWF STACK_0 

$0016 $0DF0 RLF STACK_0, 1 

$0017 $1070 BCF STACK_0, 0 

$0018 $0DF0 RLF STACK_0, 1 

$0019 $1070 BCF STACK_0, 0 

$001A $0DF0 RLF STACK_0, 1 

$001B $1070 BCF STACK_0, 0 

$001C $0870 MOVF STACK_0, 0 

$001D $049F IORWF ADCON0, 1 

$001E $141F BSF ADCON0, 0 

$001F $2004 CALL _Delay_22us 

$0020 $151F BSF ADCON0, 2 

$0021 $ L_Adc_Read_0: 

$0021 $1D1F BTFSS ADCON0, 2 

$0022 $2825 GOTO L_Adc_Read_1 

$0023 $0000 NOP 

$0024 $2821 GOTO L_Adc_Read_0 

$0025 $ L_Adc_Read_1: 

$0025 $101F BCF ADCON0, 0 

$0026 $3008 MOVLW 8 

66



$0028 $081E MOVF ADRESH, 0 


$002A $01F1 CLRF STACK_0+1 

$002B $0872 MOVF STACK_2, 0 

$002C $ L_Adc_Read_2: 

$002C $1903 BTFSC STATUS, Z 

$002D $2833 GOTO L_Adc_Read_3 

$002E $0DF0 RLF STACK_0, 1 

$002F $0DF1 RLF STACK_0+1, 1 

$0030 $1070 BCF STACK_0, 0 

$0031 $3FFF ADDLW 255 

$0032 $282C GOTO L_Adc_Read_2 

$0033 $ L_Adc_Read_3: 

$0033 $1683 BSF STATUS, RP0 

$0034 $081E MOVF ADRESL, 0 

$0035 $04F0 IORWF STACK_0, 1 

$0036 $3000 MOVLW 0 

$0037 $04F1 IORWF STACK_0+1, 1 

$0038 $0008 RETURN 

$0039 $ _main: 

;PIC_.c,2 :: void main() { 

;PIC_.c,4 :: TRISA = 0b000111; 

$0039 $3007 MOVLW 7 

$003A $1303 BCF STATUS, RP1 

$003B $1683 BSF STATUS, RP0 

$003C $0085 MOVWF TRISA 

;PIC_.c,5 :: TRISB = 0x00; 

$003D $0186 CLRF TRISB, 1 

;PIC_.c,6 :: TRISC = 0x00; 

$003E $0187 CLRF TRISC, 1 

;PIC_.c,7 :: TRISD = 0xFF; 

$003F $30FF MOVLW 255 

$0040 $0088 MOVWF TRISD 

;PIC_.c,8 :: TRISE = 0x00; 

$0041 $0189 CLRF TRISE, 1 

;PIC_.c,9 :: PORTA = 0b100000; 

$0042 $3020 MOVLW 32 

$0043 $1283 BCF STATUS, RP0 

$0044 $0085 MOVWF PORTA 

;PIC_.c,10 :: PORTB = 0x00; 

$0045 $0186 CLRF PORTB, 1 

;PIC_.c,11 :: PORTC = 0x00; 

$0046 $0187 CLRF PORTC, 1 

;PIC_.c,12 :: PORTD = 0x00; 

67


$0047 $0188 CLRF PORTD, 1 

;PIC_.c,13 :: ADCON1 = 6; 

$0048 $3006 MOVLW 6 

$0049 $1683 BSF STATUS, RP0 

$004A $009F MOVWF ADCON1 

;PIC_.c,16 :: do { 

$004B $ L_main_0: 

;PIC_.c,21 :: PORTC = PORTD; 

$004B $1283 BCF STATUS, RP0 

$004C $0808 MOVF PORTD, 0 

$004D $0087 MOVWF PORTC 

;PIC_.c,24 :: if (PORTA.F2 == 1) { 

$004E $3000 MOVLW 0 

$004F $1905 BTFSC PORTA, 2 

$0050 $3001 MOVLW 1 


$0052 $0874 MOVF STACK_4, 0 

$0053 $3A01 XORLW 1 

$0054 $1D03 BTFSS STATUS, Z 

$0055 $2886 GOTO L_main_2 

;PIC_.c,26 :: v1 = ADC_Read(0); 

$0056 $01A8 CLRF FARG_Adc_Read+0, 1 

$0057 $200B CALL _Adc_Read 

$0058 $0870 MOVF STACK_0, 0 

$0059 $1283 BCF STATUS, RP0 

$005A $00A0 MOVWF _v1 

$005B $0871 MOVF STACK_0+1, 0 

$005C $00A1 MOVWF _v1+1 

$005D $01A2 CLRF _v1+2 

$005E $01A3 CLRF _v1+3 

;PIC_.c,27 :: PORTB = v1 >> 2; 

$005F $0820 MOVF _v1, 0 


$0061 $0821 MOVF _v1+1, 0 

$0062 $00F1 MOVWF STACK_0+1 

$0063 $0822 MOVF _v1+2, 0 

$0064 $00F2 MOVWF STACK_0+2 

$0065 $0823 MOVF _v1+3, 0 

$0066 $00F3 MOVWF STACK_0+3 

$0067 $0CF3 RRF STACK_0+3, 1 

$0068 $0CF2 RRF STACK_0+2, 1 

$0069 $0CF1 RRF STACK_0+1, 1 

$006A $0CF0 RRF STACK_0, 1 

$006B $13F3 BCF STACK_0+3, 7 

$006C $1B73 BTFSC STACK_0+3, 6 

68


$006D $17F3 BSF STACK_0+3, 7 

$006E $0CF3 RRF STACK_0+3, 1 

$006F $0CF2 RRF STACK_0+2, 1 

$0070 $0CF1 RRF STACK_0+1, 1 

$0071 $0CF0 RRF STACK_0, 1 

$0072 $13F3 BCF STACK_0+3, 7 

$0073 $1B73 BTFSC STACK_0+3, 6 

$0074 $17F3 BSF STACK_0+3, 7 

$0075 $0870 MOVF STACK_0, 0 

$0076 $0086 MOVWF PORTB 

;PIC_.c,28 :: delay_ms(10); 

$0077 $300D MOVLW 13 

$0078 $00FB MOVWF STACK_11 

$0079 $30FF MOVLW 255 

$007A $00FA MOVWF STACK_10 

$007B $0BFB DECFSZ STACK_11, F 

$007C $287E GOTO $+2 

$007D $2881 GOTO $+4 

$007E $0BFA DECFSZ STACK_10, F 

$007F $287E GOTO $-1 

$0080 $287B GOTO $-5 

$0081 $30F3 MOVLW 243 

$0082 $00FA MOVWF STACK_10 

$0083 $0BFA DECFSZ STACK_10, F 

$0084 $2883 GOTO $-1 

$0085 $0000 NOP 

;PIC_.c,29 :: } 

$0086 $ L_main_2: 

;PIC_.c,31 :: if (PORTA.F2 == 0) { 

$0086 $3000 MOVLW 0 

$0087 $1905 BTFSC PORTA, 2 

$0088 $3001 MOVLW 1 


$008A $0874 MOVF STACK_4, 0 

$008B $3A00 XORLW 0 

$008C $1D03 BTFSS STATUS, Z 

$008D $28B4 GOTO L_main_3 

;PIC_.c,33 :: v2 = ADC_Read(1); 

$008E $3001 MOVLW 1 

$008F $00A8 MOVWF FARG_Adc_Read+0 

$0090 $200B CALL _Adc_Read 

$0091 $0870 MOVF STACK_0, 0 

$0092 $1283 BCF STATUS, RP0 

$0093 $00A4 MOVWF _v2 

$0094 $0871 MOVF STACK_0+1, 0 

69


$0095 $00A5 MOVWF _v2+1 

$0096 $01A6 CLRF _v2+2 

$0097 $01A7 CLRF _v2+3 

;PIC_.c,34 :: PORTB = v2 >> 2; 

$0098 $0824 MOVF _v2, 0 


$009A $0825 MOVF _v2+1, 0 

$009B $00F1 MOVWF STACK_0+1 

$009C $0826 MOVF _v2+2, 0 

$009D $00F2 MOVWF STACK_0+2 

$009E $0827 MOVF _v2+3, 0 

$009F $00F3 MOVWF STACK_0+3 

$00A0 $0CF3 RRF STACK_0+3, 1 

$00A1 $0CF2 RRF STACK_0+2, 1 

$00A2 $0CF1 RRF STACK_0+1, 1 

$00A3 $0CF0 RRF STACK_0, 1 

$00A4 $13F3 BCF STACK_0+3, 7 

$00A5 $1B73 BTFSC STACK_0+3, 6 

$00A6 $17F3 BSF STACK_0+3, 7 

$00A7 $0CF3 RRF STACK_0+3, 1 

$00A8 $0CF2 RRF STACK_0+2, 1 

$00A9 $0CF1 RRF STACK_0+1, 1 

$00AA $0CF0 RRF STACK_0, 1 

$00AB $13F3 BCF STACK_0+3, 7 

$00AC $1B73 BTFSC STACK_0+3, 6 

$00AD $17F3 BSF STACK_0+3, 7 

$00AE $0870 MOVF STACK_0, 0 

$00AF $0086 MOVWF PORTB 

;PIC_.c,35 :: delay_us(100); 

$00B0 $3021 MOVLW 33 

$00B1 $00FA MOVWF STACK_10 

$00B2 $0BFA DECFSZ STACK_10, F 

$00B3 $28B2 GOTO $-1 

;PIC_.c,36 :: } 

$00B4 $ L_main_3: 

;PIC_.c,38 :: } while(1); 

$00B4 $284B GOTO L_main_0 

;PIC_.c,39 :: } 

$00B5 $28B5 GOTO $ 

70


5-4. Listing heksadecimalnog kôda 

:100000003928FF3FFF3FFF3F073003138312FA00F9 

:10001000FA0B08280800031383129F01C0309F04C5 

:1000200083161F179F1783122808F000F00D701019 

:10003000F00D7010F00D701070089F041F14042054 

:100040001F151F1D2528000021281F100830F20051 

:100050001E08F000F101720803193328F00DF10DAC 

:100060007010FF3F2C2883161E08F0040030F104A6 

:100070000800073003138316850086018701FF30CF 

:10008000880089012030831285008601870188015C 

:10009000063083169F008312080887000030051978 

:1000A0000130F4007408013A031D8628A8010B20D2 

:1000B00070088312A0007108A100A201A30120080A 

:1000C000F0002108F1002208F2002308F300F30CED 

:1000D000F20CF10CF00CF313731BF317F30CF20C8E 

:1000E000F10CF00CF313731BF317700886000D303E 

:1000F000FB00FF30FA00FB0B7E288128FA0B7E28DC 

:100100007B28F330FA00FA0B832800000030051931 

:100110000130F4007408003A031DB4280130A8002F 

:100120000B2070088312A4007108A500A601A70186 

:100130002408F0002508F1002608F2002708F30043 

:10014000F30CF20CF10CF00CF313731BF317F30C1C 

:10015000F20CF10CF00CF313731BF31770088600 0C 

:100160002130FA00FA0BB2284B28B528FF3FFF3F99 

:02400E007A3FF7 

:00000001FF 

71


/VI/ LABORATORIJSKA VEŽBA 

Namena laboratorijske vežbe je da se ispita PPI D71055C u Modu 0, kao i 

linearnost A/D konvertora (ADC) sa sukcesivnom aproksimacijom, koji je 

integrisan u mikrokontroleru PIC16F877-04. 

Ispitivanje PPI se ostvaruje vrlo jednostavno – uključivanjem i 

isključivanjem prekidača SW DIP8, koji se nalaze na njegovom A portu. Kao 

posledica uključivanja/isključivanja prekidača – na Portu C mikrokontrolera će 

se paliti/gasiti odgovarajuće zelene LED. 

Da bi se ispitala linearnost ADC, neophodno je da se džamperi postave 

kao na Slici 6-1. Džamper J1 je postavljen (kratko spojen), J2 je otvoren, dok 

je J3 postavljen u gornji položaj. Već smo napomenuli kako se džamperom J3 

bira da li se dovodi eksterni ili interni (preko P1) referentni napon. 

Na Slici 6-1. je izabrana varijanta dovođenja internog napona preko P1 (0- 

5V). Žutim kvadratićem je obeležen napon na ulazu ADC-a, crvenim 

kvadratićem je označen izlazni napon iz DAC, dok su zelenim bojama istaknute 

(neke) pozicije masa (GND) u kolu. Položaji džampera se tiču DAC i treba da 

budu kao na slici. 

Slika 6-1. Položaj džampera kada se na ADC dovodi napon sa P1 

Ranije smo istakli kako se džamperima J5 i J6 definišu kontrolni signali za 

PPI. U našem slučaju oba džampera treba da budu kao na slici, što obezbeđuje 

72


PORTA_PPI → DataBus_PPI → PORTD_PIC. 

Slika 6-2. Položaj džampera kada se na ADC dovodi eksterni DC napon 

Ukoliko se želi dovođenje eksternog jednosmernog (DC) napona, treba 

promeniti položaj J3 (vidi Sliku 6-2.) i dovesti napon na konektor CN3. Ovde 

treba obratiti pažnju na polaritet – masa je obeležena zelenom bojom. 

Zadatak 

• Dovesti kolu napajanje podešavanjem klizača na ispravljaču na 

vrednost 7.5V. (U pitanju je nestabilisani napon!) 

• Ispitati funkcionisanje PPI D71055C u Modu 0 preko DIP prekidača. 

• Ispitati linearnost ADC sa sukcesivnom aproksimacijom dovođenjem 

internog napona preko P1. Ispitivanje treba da bude za ceo opseg 

(0-5V) u bar 20 tačaka. Skicirati karakteristiku ADC-a. 

• Ispitati linearnost ADC sa sukcesivnom aproksimacijom dovođenjem 

eksternog napona preko konektora CN1. Ispitivanje treba da bude u 

opsegu 0-5V u bar 20 tačaka. Pazite da ne prekoračite opseg, tj. da 

ne dovedete napon veći od 5V. 

Skicirati karakteristiku ADC-a i uporedite je sa karakteristikom iz 

prethodne tačke. 

73


• Uporedite napon na ulazu ADC i izlazu DAC za nekoliko vrednosti. 

(Pozicije ulaznog i izlaznog napona su obeležene na slikama.) 

(Napomena: kao indikacija A/D konverzije služi stanje na 8 crvenih 

LED, koje su povezane na Port B mikrokontrolera.) 

U Tabeli 6-1 dati su rezultati probnog merenja, a na Slici 6-3 prikazan je 

grafik zavisnosti izlaznog napona ADC-a (8-bitna kôdna reč) od njegovog 

ulaznog (analognog) napona. 

Merenja su izvršena korišćenjem standardnog digimera DT9208A, a 

crtanje grafika je urađeno u programu Mathematica 5.1. 

Redni broj 

merenja 

VUL 

8-bitna kôdna reč 

na izlazu iz ADC-a 

1 0.001 00000000 

2 0.078 00000010 

3 0.160 00001000 

4 0.321 00010000 

5 0.630 00100000 

6 1.270 01000000 

7 1.630 01010011 

8 2.110 01101011 

9 2.530 10000000 

10 3.010 10011001 

11 3.330 10101001 

12 3.730 10111101 

13 4.210 11010110 

14 4.510 11100101 

15 4.670 11101101 

16 4.760 11110010 

17 4.820 11110101 

18 4.850 11110110 

19 4.960 11111100 

20 5.040 11111111 

Tabela 6-1. Rezultati probnog merenja, tj. ispitivanja linearnosti ADC-a 

74


Slika 6-3. Grafička zavisnost VUL od VIZ kod ADC sa sukcesivnom 

aproksimacijom koji je integrisan u mikrokontroleru PIC16F877 

Sa grafika uočavamo kako karakteristika pomalo odstupa od linearnosti, a 

naročito pri kraju opsega (oko 5V) – kada dobija i kvadratnu (paraboličnu) 

komponentu. Međutim, ova nelinearnost je izuzetno mala, tj. zanemarljiva je 

za mnoge praktične primene. Punom linijom je prikazana aproksimacija 

karakteris-tike A/D konvertora. 

75


/VII/ ZAKLJUČAK 

Autori su opisali postupak povezivanja mikrokontrolera PIC16F877-04 sa 

PPI 8255 (doduše, ovde je korišćena NEC-ova zamena D71055C) i D/A 

konvertorom DAC083LCV. 

Prvo poglavlje sadrži opis karakteristika mikrokontrolera PIC16F877-04 

(arhitektura, organizacija memorije, moduli unutar kontrolera itd.) 

U drugom poglavlju su opisani arhitektura i princip PPI 8255. Na kraju 

ovog poglavlja prikazano je nekoliko praktičnih primena ovog interfejsa. 

U trećem poglavlju opisani su principi D/A konverzije i karakteristike 

najčešće koričćenih D/A konvertora (DAC) – sa otpornim nizom, lestvičasti, 

DAC sa «krađom» struje, DAC sa težinskim izvorima, DAC sa skaliranim 

tovarom). 

Četvrto poglavlje sadrži detaljan opis A/D konverzije i principe rada 

najčešće korišćenih A/D konvertora (ADC) – integrirajući ADC, prateći ADC, 

ADC sa sukce-sivnom aproksimacijom, sigma-delata ADC, fleš (eng. flash) 

ADC. Za studente je od interesa ADC sa sukce-sivnom aproksimacijom, s 

obzirom da je isti integrisan u mikrokontroleru PIC16F877-04. 

U petom poglavlju prikazani su električna šema i izgled štampane ploče 

projekta sa objašnjenjima uloga i funkcija komponenata u kolu. Na kraju 

poglavlja prikazani su program mikrokontrolera u mikroC-u i asembleru, kao i 

izgled heksadecimalnog kôda. 

Šesto poglavlje sadrži laboratorijsku vežbu za samostalan rad studenata. 

Zadatak studenata je da ispitaju linearnost A/D konvertora koji je integrisan u 

mikrokontroleru, kao da provere rad PPI u Modu 0 preko SW DIP8 prekidača. 

Pri kraju rada je dat spisak literature koja je korišćena. 

Na kraju ćemo ponoviti kako je mikrokontroler isprogramiran preko 

AllPIC programatoru uz pomoć softvera IC-Prog. O proceduri programiranja 

priložen je kompletan tekst koji se nalazi u poglavlju DATASHEETS-PRILOZI. 

76


/VIII/ LITERATURA 

1. PIC16F87X, Datasheet, Microchip Tecnology Inc. 

2. Intel 8255A, www.sharpmz.org/mz-700/8255ovview.htm 

3. Konvertori podataka, Petar Veselić; Elektronski fakultet, Niš, 

http://es.elfak.ni.ac.yu/Files/Konvertori_podataka.ppt 

4. DAC0832LCV, Datasheet, National Semiconductor, 

http://www.datasheetcatalog.org/ 

5. SERIJSKA KOMUNIKACIJA RAČUNARA I USART MODULA 

MIKROKONTROLERA PIC16F877A, Dejan Lazić, Ivan Novaković; 

seminarski rad, Elektronski fakultet, Niš 

6. POVEZIVANJE MIKROKONTROLERA AT89S8253 SA INTERFEJSOM 

8255, Nenad Ristić; seminarski rad, Elektronski fakultet, Niš 

7. ARHITEKTURE I PROGRAMIRANJE RAČUNARSKIH SISTEMA 

ZASNOVANIH NA FAMILIJI PROCESORA 80x86, Mile K. Stojčev, 

Branislav D. Petrović, I izdanje, Elektronski fakultet, Niš 

8. mikroC Help , Mikroelektronika Beograd, http://mikroe.com 

9. IC-Prog, Version 1.05, B.Gijzen, www.ic-prog.com 

77


/IX/ DATASHEETS – IZVODI 

ALLPIC programator 

Univerzalni programator Microchip PIC mikrokontrolera 

Programator je namenjen programiranju većine serijskih PICmikrokontrolera. Pomenućemo 

samo neke od najpoznatijih: PIC16F8x, PIC16F62x, PIC16F87x, PIC12C50x, PIC12F6xx itd. 

Hardver je zasnovan na već oprobanom i veoma popularnom serijskom programatoru Pony 

Prog. 

OPIS UREĐAJA 

Sa šeme veza (Slika 1) vidi se jednostavnost, kao i kompaktnost uređaja. Uređaj se povezuje 

sa PC računarom putem RS232 serijskog porta, koji standardno postoji na većini današnjih PC 

računara. Za rad programatora potreban je i slabiji izvor napona napajanja oko 15 V. Dioda Dl 

na ulazu za napajanje je predviđena kao zaštita od pogrešnog priključenja polariteta izvora za 

napajanje. Izvor može biti i naizmenični napon, ukoliko vam je takav pri ruci. Stabilizator 

napona 78L05 obezbeđuje 5 V napon potreban za napajanje mikrokontrolera, dok se Vppnapon 

(aprox. 13V) generiše pomoću zener diode D3. Ostatak kola čine tranzistori NPN i PNP, 

univerzal nog tipa, kao i propratne zener diode D5 i D6 i otpornici R4 i R5 koji obezbeđuju TTL 

logičke nivoe (5V) potrebne za programiranje mikrokontrolera. 

Razlika u odnosu na postojeće programatore koji se mogu sresti na internetu (Pony prog, JDM) 

je upravo u delu kola koga čine T3, T4 i JPl sa pratećim elementima. 

Kod starih modela programatora (Pony, JDM,...) javlja se problem ako je potrebno 

reprogramirati PIC koji je prethodno programiran sa uključenim ;INT/RC; i uključenim internim 

MCLR, u FUSES podešavanjima. U tom slučaju PONY programator ne može ni da obriše PIC jer 

nije ispoštovana procedura preporučena od strane proizvođača mikrokontrolera, koja se odnosi 

na to da se Vdd (+5 V) napon sme pojaviti tek nakon uspostavljanja MCLR (+13 V) 

programskog napona. Jedino je sa ovakvim sistemom moguće da PIC uđe u programski mod i 

da se ponovno reprogramira. Sve navedene osobine poseduje AllPIC. Međutim stari modeli PIC 

mikrokontrolera koji nemaju interni oscilator zahtevaju obrnut proces od gore navedenog tj. 

78


prvo Vdd napon pa tek nakon toga MCLR napon i za takve PIC kontrolere je uba čena podrška u 

vidu džampera JPl kojim se bira mod rada ;Vdd mode select. 

Indikator LED1 nas informiše o prisustvu napona napajanja programatora i on treba da bude u 

granicama 14-20V, s tim da treba računati da pri 20V napajanju grejanje stabilizatora može 

biti primetno. Indikator LED2 indicira prisutan napon napajanja (Vdd +5 V ) na čipu koji se 

programira. Kratkospajač JPl ima funkciju: 

Ukoliko je spojen, Vdd (+5 V) napon će stalno biti prisutan što će se i videti upaljenom LED2. 

Ovaj mod je za sve Microchip PIC mikrokontrolere koji nemaju interni oscilator (16F84, 

16F87x,) kao i eeprome. 

Za sve nove mikrokontrolere potrebno je skinuti JPl i u tom modu Vdd (+5v) se pojavljuje tek 

po uspostavljanju Vpp (13 V) programskog napona na početku programiranja. Ovakav način 

rada je potreban za programiranje sledećih mikrokontrolera 16F627, 16F628, 12F629, 

12F675... 

Kratkospajač JP2 služi za izbor Write protect moda za eeprome 24CXX. Poseban konektor koji 

je označen na šemi veza kao CON1 koristi se za eksterni priključak za incircuit programiranje 

(ICSP). 

79


Napomena: Programator nije predviđen za 16C5x seriju i još neke specifične Microchip 

mikrokontrolere. 

IZRADA UREĐAJA 

Izgled montažne šeme prikazan je na Slici 2. Komponente koje su upotrebljene u ovom 

programatoru spadaju u standardni asortiman ponude svake prodavnice elektro materijala. Iz 

tog razloga ne treba očekivati poteškoće oko nabavke delova. Sklapanje treba odraditi 

standardnim postupkom, pri čemu treba obratiti pažnju na dva kratkospajača koji su označeni 

na montažnoj šemi crnom linijom, a nalaze se ispod podnožja za mikrokontrolere i pored 

kondenzatora C4. Njih treba zalemiti pre svih drugih komponenti. Uređaj sa PC računarom 

možete povezati i pomoću dodatnog kabla, ali nije preporučljivo da njegova dužina prelazi 2 m. 

Slika 2. Komponente koje su upotrebljene u ovom programatoru spadaju u standardni 

asortiman ponude svake prodavnice elektro materijala. 

SOFTVER 

Još jedna bitna ;komponenta; ovog uređaja je softver. Softver potreban za rad ovog 

programatora možete downloadovati sa interneta na adresi http://www.ic-prog.com/. Izgled 

programa prikazan je na slici 3. Program se može koristiti pod Windows operativnim sistemima 

počev od Win95 do WinXP verzije, uz neznatna prepodešavanja. Mi ćemo na primeru 

programiranja PIC16F628 mikrokontrolera prikazati podešavanja i postupak programiranja 

ovog mikrokontrolera pod operativnim sistemom Windows 98. Prvo što je potrebno uraditi je 

da skinemo JPl. Ovim smo odabrali potrebnu sekvencu Vdd i Vpp napona. Sada možemo 

postaviti PIC16F628 u za njega namenjeno podnožje (18 pina) i zatim uključujemo napon 

napajanja. Sada prelazimo na podešavanje softvera i vršimo inicijalna podešavanja koja je 

potrebno uraditi samo pri prvom startovanju programa na našem računaru. Pritiskom na taster 

F3 ili klikom na Settings;Hardware dobijami prozor kao na slici 3a. Potrebno je izvršiti 

80


podešavanja kao što je prikazano na slici 3a, s tim da u zavisnosti od COM porta na koji je 

priključen hardver programatora na vašem računaru odaberete odgovarajući COMl ili COM2... 

Potvrdite sa OK. Time su inicijalna podešavanja završena. 

Zatim u polju Settings;Device;Microchip PIC odaberite tip mikrokontrolera koga želite da 

isprogramirate, to je u našem primeru PIC16F877. Sada je na red došlo učitavanje HEX fajla 

namenjenog za programiranje u mikrokontroler. (File ; Open file). Na kraju ukoliko Fuses 

podešavanja nisu implementirana u sklopu učitanog HEX fajla, ručno podesite Fuses koji se 

nalaze u desnom delu prozora Ic Prog programa kao i tip oscilatora. Klikom na 

Command;Program All programiranje počinje. Program će vas izveštavati u toku programiranja 

šta trenutno radi i na kraju programiranja o uspešnosti programiranja. Upotreba programa pod 

WindowsXP (WinNT) operativnim sistemima je takođe moguća, ali je potrebno neznatno 

prepodesiti IcProg softver. Prvo je potrebno sa IcProg sajta (www.ic-prog.com) skinuti drajver 

za Win2000/NT pod nazivom ;icprog.sys;. Ovaj fajl se raspakuje u isti direktorijum gde se 

nalazi i sam IcProg i zatim je potrebno startovati Ic Prog. Nakon toga u Settings ; Options ; 

Misc aktivirajte polje ;Enable NT/2000/XP Driver;. Na ovaj način omogućava se Direct I/O 

programiranje i pod XP operativnim sistemom. Takođe je poželjno podesiti u istom polju i 

Procces priority na High ili Real time.Sada možemo pristupiti konkretnom programiranju čipa, i 

pod Windows XP operativnim sistemom, kao što je to prethodno objašnjeno u primeru pod 

Windows 98 sistemom. 

Napomena: Kako je IcProg program koji podržava veći broj mikrokontrolera, kao i više tipova 

programatora, u menijima postoji veliki broj čipova. Vama je sa ovim programatorom na 

raspolaganju meni Microchip PIC i I2C Eeprom;24CXX. 

81


82


83


84


85


86


INTEL 8255A 

87

General 


The Intel 8255A is a general purpose programmable I/O device which is designed for 

use with all Intel and most other microprocessors. It provides 24 I/O pins which may 

be individually programmed in 2 groups of 12 and used in 3 major modes of 

operation. 

In MODE 0, each group of 12 I/O pins may be programmed in sets of 4 and 8 to be 

inputs or outputs. In MODE 1, each group may be programmed to have 8 lines of 

input or output. 3 of the remaining 4 pins are used for handshaking and interrupt 

control signals. MODE 2 is a strobed bi-directional bus configuration. 

The 8255 is a 40 pin integrated circuit (IC), designed to perform a variety of interface 

functions in a computer environment. The 8255 wasn't originally designed to be 

connected to the Z80. It was manufactured by Intel for the 8080 microprocessor. 

PIN configuration 

D0 - D7 These are the data input/output lines for the device. 

All information read from and written to the 8255 occurs via 

these 8 data lines. 

Block diagram 

CS (Chip Select Input). If this line is a logical 0, the 

microprocessor can read and write to the 8255. 

RD (Read Input) Whenever this input line is a logical 0 and the 

RD input is a logical 0, the 8255 data outputs are enabled onto 

the system data bus. 

WR (Write Input) Whenever this input line is a logical 0 and 

the CS input is a logical 0, data is written to the 8255 from the 

system data bus. 

A0 - A1 (Address Inputs) The logical combination of these two 

input lines determines which internal register of the 8255 data 

is written to or read from. 

RESET The 8255 is placed into its reset state if this input line 

is a logical 1. All peripheral ports are set to the input mode. 

PA0 - PA7, PB0 - PB7, PC0 - PC7 These signal lines are used 

as 8-bit I/O ports. They can be connected to peripheral 

devices. The 8255 has three 8 bit I/O ports and each one can 

be connected to the physical lines of an external device. These 

lines are labeled PA0-PA7, PB0-PB7, and PC0-PC7. The groups 

of the signals are divided into three different I/O ports labeled 

port A (PA), port B (PB), and port C (PC). 

88


Block diagram of the 8255 

Two control groups, labeled group A control and group B control define how the three 

I/O ports operate. There are several different operating modes for the 8255 and these 

modes must be defined by the CPU writing programming or control words to the 

device 8255. 

The line group of port C consists of two 4 bit ports. One of the 4 bit group is 

associated with group A control and the other 4 bit group with group B control device 

signals. The upper 4 bits of port C are associated with group A control while the lower 

4 bits are associated with group B control. 

The final logic blocks are read/write control logic and data bus buffer. These blocks 

provide the electrical interface between the Z80 and the 8255. 

The data bus buffer buffers the data I/O lines to/from the Z80 data bus. The 

read/write control logic routes the data to and from the correct internal registers with 

the right timing. The internal path being enabled depends on the type of operation 

performed by the Z80. The type of operation can be I/O read or I/O write. 

Control Word Register 

Before going to discuss the detailed description about the usage of the 8255 in the 

MZ-700, you should see the bit definitions of the 8255 control word register (port 

$E003 of the MZ-700). 

If bit 7 of the control word is a logical 1 then the 8255 will be configured. See the 

picture of the practicable configurations: 

89


Mode definition of the 8255 control register 

to configure the 8255 

If bit 7 of the control word is a logical 0 then each bit of the port C can be set or reset. 

See the picture of the practicable possibilities: 

Examples: 

Bit definitions of the 8255 control register to modify single bits of port C 

If you want to set/reset bit 0 of port C then set D3 to D1 to 000. 

Bit 1 of port C will be set/reset if you code 001 to D3 to D1. 

Bit 6 of port C is set/reset if D3 to D1 is 110. 

90


91


92


93


/X/ AUTORI PROJEKTA 

SINIŠA STOILKOVIĆ 

Ime Siniša 

Prezime Stoilković 

Datum rođenja 27.05.1983. 

Bračno stanje Neoženjen 

Adresa stanovanja Pčinjska 22, Vladičin Han 

E-mail adresa sinisa83@yahoo.com 

Obrazovanje „Tehnička škola” - Vladičin Han 

Stepen stručne spreme IV stepen 

Godina upisa na 

2002. 

Elektronski fakultet 

Smer Telekomunikacije (T) 

Poznavanje jezika Engleski (PreIntermediate) 

Poznavanje softvera MS Office, AutoCAD, mikroC 

Interesovanja Bežične komunikacije, usavršavanje engleskog 

jezika, matematika, rukomet 

Sposobnosti 

Marljivost, prirodan pristup svakom pojedincu, 

istrajnost ka definisanom cilju 

Ostalo 

U srednjoj školi sam bio đak generacije. 

Uz podršku profesora Mihajla Stefanovića na 

konferenciji TELFOR 2007 objavljen je moj rad 

na temu “Izračunavanje momenta na izlazu iz 

EGC kombinera u prisustvu Nakagami fedinga”. 

Tri godine sam aktivno igrao rukomet u klubu 

„Morava” iz Vladičinog Hana, a sada nastupam 

za rukometnu selekciju Elektronskog fakulteta. 

94


SLAVIŠA POPOVIĆ 

Ime Slaviša 

Prezime Popović 



Adresa stanovanja Vojvode Putnika 50/4, Niš 

E-mail adresa Slavisa1983@yahoo.com 

Obrazovanje ETŠ „Nikola Tesla“ - Niš 

Stepen stručne spreme IV stepen, elektrotehničar energetike 



2002. 


Poznavanje jezika Engleski (aktivno) 

Poznavanje softvera MS Office, Eagle (za izradu PCB), CorelDRAW, 

Adobe Photoshop, ACDSee 

Interesovanja 

Kolekcionarstvo, sport 

Sposobnosti 

Ostalo 

Kreativnost, upornost, želja za konstantnim 

usavršavanjem 

Nosilac Vukove diplome u osnovnoj školi (1998) 

95


MLADEN PAVLOVIĆ 

Ime Mladen 

Prezime Pavlović 



Adresa stanovanja Bulevar Nemanjića 33/21, Niš 

E-mail adresa mladen.pavlovic0@gmail.com 

Obrazovanje Gimnazija „Bora Stanković“ - Niš 

Stepen stručne spreme IV stepen 



2002. 


Poznavanje jezika Engleski (napredno) 

Poznavanje softvera Windows okruženje, MS Office, CorelDRAW, 

Adobe Photoshop, Protel 

Interesovanja 

Programiranje, sport, aktivnost u studentskoj 

organizaciji 

Sposobnosti 

Hiperaktivnost, samouverenost, pojačana 

Ostalo 

komunikativnost 

Nosilac Vukove diplome u osnovnoj školi (1998) 

Član Vaterpolo kluba „Niš“ (1994-2002) 

Predsednik Studentskog parlamenta (2003) 

Član studentske organizacije AIESEC (2007) 

96


/XI/ FOTOGRAFIJA UREĐAJA 

97

pdf - Univerzitet u Nišu

Create successful ePaper yourself

Delete template?

Save as template?