pdf - Univerzitet u Nišu

___
RD (Read)
SEMINARSKI RAD IZ MIKROPROCESORSKIH SISTEMA
Kada je ovaj signal na logičkoj nuli, u toku je operacija čitanja.
____
WR (Write)
Kada je ovaj signal na logičkoj nuli, u toku je operacija upisa.
A0 i A1
__ __
Selektovanje Porta 0 i Porta 1: U kombinaciji sa pinovima RD i WR, ulazni
signali A0 i A1 kontrolišu izbor jednog od tri porta za registar kontrolne reči.
Oni su normalno povezani na najmanje značajne bitove adresne magistrale
(A0 i A1). Tako u zavisnosti od stanja signala CS, RD, WR, A0 i A1 čip 8255
obavlja sledeće funkcije koje su date u Tabeli 2-1.
__ __ __ Ulazne operacije
A1 A0 CS RD WR (READ)
0 0 0 0 1 PORT A → DATA BUS
0 1 0 0 1 PORT B → DATA BUS
1 0 0 0 1 PORT C → DATA BUS
Izlazne operacije
(WRITE)
0 0 0 1 0 DATA BUS → PORT A
0 1 0 1 0 DATA BUS → PORT B
1 0 0 1 0 DATA BUS → PORT C
1 1 0 1 0 DATA BUS → CONTROL
Nemoguće funkcije
x x 1 x x neaktivno stanje
1 1 0 0 1 neaktivno stanje
x x 0 1 1 neaktivno stanje
Tabela 2-1. Funkcije kola 8255 zavisno od stanja kontrolnih pinova
RESET
Reset čipa se ostvaruje dovođenjem logičke jedinice na ulazni pin RESET.
Na ovaj način briše se sadržaj svih unutrašnjih registara, uključujući i kontrolni
registar, dok se svi Portovi (A, B i C) postavljaju u ulazni režim.
Grupe blokova A i B
Sistemskim softverom se definiše funkcionalna konfiguracija svakog
porta. Naime, mikroprocesor izdaje kontrolnu reč tipa “režim”, “setuj bit”,
“resetuj bit” i slično, čime se inicijalizuje funkcionalna konfiguracija čipa 8255.
Svaki od kontrolnih blokova (Grupa A i Grupa B) prihvataju komande od
kontrolne logike, prihvataju kontrolne reči sa unutrašnje magistrale
podataka i izdaju odgovarajuće komande portovima koji su njima dodeljeni:
18