1. Prelazak sa RISC na CISC koncept

More documents

Recommendations

Info

veliko polje registara (large registar file) upravlja~ka jedinica sa direktnim upravljanjem (hardwired control unit) staza podataka (data path) instrukcioni ke{ (instruction cashe) ke{ podataka (data cashe) instrukcije (instruction) glavna memorija (main memory) podaci (data) a) pravi RISC procesor Slika 1 Arhitekturne razlike izmedju RISC i CISC procesora Kod RISC procesora, keševi za podatke i instrukcije su izdvojeni, a takodje su različiti i putevi preko kojih se pristupa ovim memorijama. Naglasimo da se kod RISC-ova koristi registarsko polje nešto većeg obima. Upravljačka jedinica RISC-a je bazirana na direktnom upravljanju. Ovakvim pristupom, za slučaj da u programskom toku ne postoji veliki broj instrukcija grananja ili prekida (interrupts), moguće je postići CPI reda jedan ciklus. 1.2 Smernice razvoja kod CISC-ova Prvi računari bili su veoma jednostavni i posedovali su ograničeni skup naredbi. Tokom vremena, i usled brzog razvoja računara, kompleksnost instrukcija se povećavala čini se još brže, ili kako se to popularno kaè ''koracima od sedam milja''. Razlog ovome, za duži vremenski period, je bio nagli pad cene hardvera, sa jedne, a povećana cena softvera, sa druge strane. Krajnji efekat ovog trenda je bio takav da se sve veći broj funkcija podržavao od strane hardvera, što je dovelo do toga da je skup instrukcija kod ovih procesora postao ogroman, a takodje se značajno povećao i broj složenih instrukcija koje ti procesori mogu da izvršavaju. Najbolji reprezenti CISC kocepta su procesori iz serije Intel x86, Motorola MC 68xxx, Digital VAX serija, i neke IBM mašine. Porast skupa instrukcija je bio stimulisan popularnošću mikroprogramskog upravljanja 60-tih i 70-tih godina prošlog veka. Jedan tipičan CISC procesor ima više od 300 instrukcija. Pri ovome treba naglasiti i korišćenje promenljivih formata instrukcija/podataka, pri čemu obim tipičnih reči moè biti 8-, 16-, 32-, i 64-bita. Relativno mali skup registara opšte namene, od 8 do 24, se koristi kod CISC-ova. Kod CISC-ova postoji veliki broj operacija obraćanja (referenciranja) memoriji, koje koriste na desetinu adresnih načina rada (oko 20), uključujući indeksno i indirektno adresiranje. Skoro svi veliki proizvodjači mikroprocesorskih čipova imali su značajne investicije u razvoju CISC
arhitektura od kasnih 60-tih do pojave prvih RISC čipova, a to je bilo ranih 80-tih godina prošlog veka. 1.3. RISC izazovi Nakon takoreći, tri decenije razvoja CISC arhitektura, korisnici računara su počeli da procenjuju (evaluiraju) odnos izmedju ISA i dostupnih hardversko/softverskih tehnologija. Na osnovu analiza programa (uglavnom sprovedenih trasiranjem) ustanovljeno je da samo 25% od svih raspoloživih kompleksnih instrukcija troši 95% od ukupnog vremena potrebnog za izvršenje programa. To, drugim rečima, znači da se ostalih 75% hardversko-podràvanih instrukcija retko koristi u toku izvršenja programa (manje od 5%). Tako se i rodila ideja o RISC-ovima koja se bazira na sledećoj činjenici: Učini ono što se najviše koristi najbrìm. Kao posledica ovakvog pristupa ostvarilo se dramatično povećanje performansi u odnosu na CISC dizajn. Klasično pitanje koje se, projektantima RISC-ova, sada postavlja je sledeće: Zbog čega tro{iti veliki deo površine čipa na instrukcije koje se retko koriste Odgovor bi bio sledeći: Kompleksne instrukcije, nakon procene njihovog pojavljivanja u programima, treba kada je njihov procenat mali implementirati softverski (u vidu potprograma), a ne hardverski kakva je bila dotada{nja praksa kod CISC procesora. Implementacija retko korišćenih instrukcija u softveru omogućava da se skoro svi gradivni blokovi procesora smeste na jedinstveni VLSI čip. Šta više, u okviru jednog RISC procesorskog čipa, na dana{njem nivou tehnologije, moguće je ugraditi sada on-chip keš kao i ve}i broj FP jedinica. Obično, skup instrukcija RISC procesora je manji od 100 instrukcija, pri čemu su instrukcije obima 32- ili 64- bita, ali ne oba formata istovremeno. U principu se koriste od tri do pet adresnih načina rada. Arhitektura RISC-a je tipa Load/Store. To znači da sve instrukcije pribavljaju operande iz registara i smeštaju rezultate i registre (register-based), a da su Load i Store jedine dve naredbe pomoću kojih se procesor obraća memoriji. RISC procesor često koristi dva posebna registarska polja. Jedno polje čine 32 registra za manipulisanje sa celobrojnim vrednostima i adresama (integer register file), a drugo polje se sastoji od 32 registra koji se koriste kod manipulisanja brojeva u pokretnom zarezu (floating point register file). Neki od RISC procesora koriste i više od 100 registara. Pored korišćenja registarskih polja velikog obima, podeljeni keševi za instrukcije i podaci dodatno i značajno skraćuju vreme pristupa memoriji. Osnovna ideja RISC-a je da se najveći broj instrukcija izvrši za jedan ciklus što se postiže pribavljanjem operanda direktnim putem iz registara, bafera preuredjenja ili keša podataka, a ne kao kod CISC-ova iz memorije. Na Slici 2 uporedno su prikazane ključne karakteristike pravih RISC i klasičnih CISC procesora. Napredkom tehnologije, u budućnosti, neke arhitekturne razlike sa Slike 2 sigurno će nestati.
Page 1: 1. Prelazak sa RISC na CISC koncept
Page 5: je ipak ~ini se manji u odnosu na p

1. Prelazak sa RISC na CISC koncept

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?