1. Prelazak sa RISC na CISC koncept

More documents

Recommendations

Info

karakteristike klasi~na CISC arhitektura prava RISC arhitektura format instrukcije promenljivi format 8,16,32i fiksna 32-bitne instrukcije 64 bita taktna frekvencija 100-500 MHz 200-400 MHz polje registara 8-24 registara op{te nemene 32-192 registara op{te namene, izdvojeni integer i FP registri broj instrukcija i tipovi oko 300, sa preko ~etrdesetak varijanti instrukcionih tipova oko 100, najve}i broj su registarsko zasnovani sa izuzetkom Load/Store adresni na~ini rada dizajn ke{a CPI, i prose~ni CPI upravlja~ka jedinica CPU-a tipi~ni reprezentativni rocesori na desetinu (reda 20) uklju~uju}i indeksno/ indirektno adresiranje raniji modeli su koristili jedinstveni ke{, noviji koriste razdvojene ke{eve za instrukcije i podatke 1-20 ciklusa, u proseku 4 ciklusa najve}i broj koristi mikroprogramsko upravljanje, a kod nekih imamo i direktno Intel x86, VAX 8600, IBM 390, MC 68040, Intel Pentium, AMD 486, Cyrix 686 ograni~eno na 3-5, samo Load/Store adresiraju meoriju najve}i broj koristi podeljeni ke{ za instrukcije i podatke 1 ciklus za jednostavne operacije, 1,5 ciklus u proseku najve}i broj koristi direktno upravljanje bez upravlja~ke memorije Sun UltraSparc, MIPS R10000, Power PC 604, HP PA- 8000, Digital 21264 Slika 2. Karakteristike klasičnih CISC i pravih RISC arhitektura 1.3 Šta je donela dvo-decenijska ISA debata Korišćenjem velikog registarskog polja, bafera podataka, i izdvojenih keševa za instrukcije i podatke, imalo je povoljan efekat na interno prosledjivanje podataka kroz CPU, kao i eliminisanju nepotrebnih memorisanja (pamćenja) medjurezultata operacija. Sa značajno smanjenom kompleksnošću skupa instrukcija, RISC procesor se može lakše projektovati i realizovati kao jedinstveni VLSI čip. Prednost ovog pristupa su rad na višim frekvencijama, niži prosečni CPI koji se moè posti}i, niì procenat keš promašaja koji se može ostvariti, i bolje mogućnosti koje stoje na raspolaganju za optimizaciju kompilatora. Ipak prelazak sa CISC na RISC koncept predstavljao je radikalan preokret u arhitekturi. Glavna žrtva je predstavljala gubitak binarne kompatibilnosti sa tradicionalnim CISC aplikacionim programima. Naime, postoje}i programi kreirani za neku od CISC ma{ina nisu mogli vi{e da se sada izvršavaju na RISC mašinama. Sprovedena istraìvanja koja su se odnosila na trasiranje osobina programa pokazala su da konverzija sa CISC programa na ekvivalnetni RISC program podrazumeva povećanje dužine programa (broj instrukcija) za oko 40%. Negativni efekat povećanja dužine RISC programa, sa aspekta vremena izvršenja,
je ipak ~ini se manji u odnosu na pozitivne efekte koji se postižu povećanjem taktne frekvencije i smanjenjem prosečnog broja CPI-a kod RISC procesora. Debata izmedju projektanata RISC i CISC procesora, oko toga koji je pristup bolji, po svemu izgleda je sada završena. Obe strane u proteklom periodu naučile su i prihvatile jedna od druge puno dobrih i korisnih sugestija i rešenja. Na današnjem nivou razvoja po svemu sude}i te granice su postale takoreći nevidljive. Veliki broj procesora danas se implementira u istoj tehnologiji ugradjivanjem hibridnih rešenja koje uzimaju u obzir dobre osobine kako RISC tako i CISC procesora. Verovatno je kompromis, kao i uvek, najboje rešenje.
Page 1 and 2: 1. Prelazak sa RISC na CISC koncept
Page 3: arhitektura od kasnih 60-tih do poj

1. Prelazak sa RISC na CISC koncept

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?