TN1205 - Lattice Semiconductor

2011 年 9 月 テ ク ニ カル ノ ー ト TN1205
はじめに
MachXO2 PLD フ ァ ミ リ は高性能で低消費電力の PLD フ ァ ブ リ ッ ク と 、 ハー ド マ ク ロ化制御機能、 及びオ
ンチ ッ プ ・ ユーザフ ラ ッ シ ュ メ モ リ を集積し ています。 ハー ド マ ク ロ制御機能に よ り デザ イ ンの実装が容易
にな り 、 LUT やレ ジ ス タ、 ク ロ ッ ク 、 及び配線な どの汎用 リ ソ ース使用が節約さ れます。 ハー ド マ ク ロ制御
機能は物理的には EFB (Embedded Function Block、 組み込み機能ブ ロ ッ ク) 内にあ り ます。 全 MachXO2 デ
バイ スに EFB モジ ュールが集積 さ れていて、 次の制御機能が含まれます。
• 2 個の I 2 Cコア
• 1 個の SPI コア
• 1 個の 16 ビッ ト タイマ / カウンタ
• PLL設定のダイナミ ッ ク ・ コンフィグレーショ ンへのインターフェイス
• コンフィグレーシ ョ ン ・ ロジッ クへのインターフェイス
• オンチップ ・ パワーコン ト ローラへのインターフェイス
• ユーザフ ラ ッ シ ュ メ モ リ (UFM) ~ MachXO256 を除 く
UFM はオンチ ッ プ ・ フ ラ ッ シ ュ メ モ リ 内にあ る別個のフ ラ ッ シ ュ セ ク タ で、 ページ単位で編成さ れてお
り 、 各ページは 128 ビ ッ ト (16 バ イ ト ) です。 表 9-1 にビ ッ ト 、 バイ ト 及びページで表し た、 各デバ イ ス
における UFM リ ソースサイ ズを示し ます。
表 9-1. MachXO2 デバ イ スの UFM リ ソース
MachXO2-
256
MachXO2-
640
MachXO2-
640U
MachXO2 デバイスのユーザフラッシュ
メモリとハードマクロ制御機能の使用
ガイド
MachXO2-
1200
MachXO2-
1200U
MachXO2-
2000
MachXO2-
2000U
SPI や I 2 C、JTAG、EFB またはWISHBONE インターフェイスを使用して、コンフィグレーションロジック・
イ ン ターフ ェ イ ス を介し て UFM にア ク セ スで き ます。
図 9-1 に EFB アーキテ ク チャ及び PLD コ ア ロ ジ ッ ク と の イ ン ターフ ェ イ ス を示し ます。
MachXO2-
4000
MachXO2-
7000
UFM ビ ッ ト 数 0 24,448 65,408 65,408 81,792 81,792 98,176 98,176 261,888
UFM バイ ト 数 0 3,056 8,176 8,176 10,224 10,224 12,272 12,272 32,736
UFM ページ数 0 191 511 511 639 639 767 767 2046
© 2011 Lattice Semiconductor Corp. All Lattice trademarks, registered trademarks, patents, and disclaimers are as listed at www.latticesemi.com/legal. All other brand or product
names are trademarks or registered trademarks of their respective holders. The specifications and information herein are subject to change without notice. (日本語版は日本語に
よ る理解のため一助 と し て提供し ています。 その作成にあたっては可能な限 り 正確を期し てお り ますが、 原文英語版 と の不一致や不適切な訳文があ る場合を含み、
註記がない限 り 英語版が正 (有効) です。 特に電気的特性 ・ 仕様値係わる事項については最新版の英語版を必ず参照する よ う にお願い致し ます。)
www.latticesemi.com 9-1 tn1205J_02.3

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-1. EFB (組み込み機能ブ ロ ッ ク
Core Logic and Routing
PLL0
Registers
EFB
EFB
WISHBONE
Interface
Embedded Functional Block (EFB)
PLL1
Registers
Configuration
Logic
EFB に含まれる マ ク ロ に よ って、こ れら の同一機能を ラ テ ィ ス参照デザ イ ン を用いて PLD ロ ジ ッ ク に実装し
た場合に比べて、 最大 500 LUT を節約可能です。
EFB モジ ュールは設計ソ フ ト ウ ェ アではプ リ ミ テ ィ ブ と し て表現されますが、 こ れ ら について本書で説明し
ます。 IPexpress TM を用いてハー ド マ ク ロ IP 機能のパ ラ メ ータ を設定し、 そ し て EFB プ リ ミ テ ィ ブを生成で
き ます。 IP は Verilog HDL ま たは VHDL のモジ ュール と し て生成さ れ、 設計プ ロ ジ ェ ク ト 内で イ ン ス タ ン ス
化します。
ハー ド マ ク ロ化 WISHBONE バス イ ン ターフ ェ イ ス
MachXO2 の WISHBONE バスは OpenCores 標準に準拠し ています。 こ のバスに よ って、 PLD コ ア ロ ジ ッ ク 及
び EFB 機能ブ ロ ッ ク 間 と 、 個々の EFB 機能ブ ロ ッ ク間が接続 さ れます。 ユーザは、 EFB WISHBONE ス レー
ブ ・ イ ン ターフ ェ イ ス と 通信する、 独自の WISHBONE マ ス タ ・ イ ン ターフ ェ イ ス を実装する こ と も、
LatticeMico8 ソ フ ト プ ロ セ ッ サ コ ア を使用し て EFB WISHBONE と 通信する こ と も で き ます。
図 9-2 のブ ロ ッ ク図は、 PLD コ ア及び EFB 間で使用 さ れる WISHBONE バス信号を示し、 表 9-2 に各信号の
詳細な定義を示し ます。
9-2
I 2C Primary Core
I 2 C Sec. Core
SPI Core
Power
Control
Timer-Counter
UFM-Configuration
I 2C Specific I/O
(Primary)
General Purpose I/O
(Secondary)
SPI Specific I/O
General Purpose I/O

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-2. PLD コ ア と EFB モジ ュール間の WISHBONE バス イ ン ターフ ェ イ ス
MachXO2
PLD Core WISHBONE Master
表 9-2. EFB モジ ュールの WISHBONE ス レーブ ・ イ ン ターフ ェ イ ス信号
信号名 I/O ビ ッ ト 幅 記 述
wb_clk_i 入力 1
wb_rst_i 入力 1
wb_cyc_i 入力 1
wb_stb_i 入力 1
wb_we_i 入力 1
wb_adr_i 入力 8
wb_dat_i 入力 8
wb_dat_o 出力 8
wb_ack_o 出力 1
wb_clk_i
wb_rst_i
wb_cyc_i
wb_stb_i
wb_we_i
wb_adr_i [7:0]
wb_dat_i [7:0]
wb_dat_o [7:0]
wb_ack_o
PLL0
Registers
立ち上 り エ ッ ジ有効のク ロ ッ ク で、 EFB モジュール内の WISHBONE イ ン ターフ ェ
イ ス ・ レ ジ ス タ、 及びハー ド マ ク ロ機能に よ って使用さ れる。 ク ロ ッ ク 速度は最
速 133 MHz まで対応
ア ク テ ィ ブ High の同期 リ セ ッ ト 信号。 WISHBONE イ ン タ フ ェース ・ ロ ジ ッ ク の
みを リ セ ッ ト する。 こ の信号はいかな る レ ジ ス タ の値に も影響し ない。 進行中の
バス ト ラ ンザ ク シ ョ ンにのみ影響する
WISHBONE マス タ に よ ってアサー ト さ れる ア ク テ ィ ブ High の信号。 有効なバス
サ イ ク ルが進行中であ る こ と を示す。 複数マス タ の構成では、 こ の信号は
WISHBONE マス タ のバス要求 と し ての役割を果たす
ア ク テ ィ ブ High のス ト ローブ入力信号。 その WISHBONE ス レーブが進行中のバ
ス ト ラ ンザ ク シ ョ ンの ターゲ ッ ト であ る こ と を示す。 WISHBONE ス レーブは、 ス
ト ローブのアサー ト に対応し てア ク ノ レ ッ ジをアサー ト する
レベルセンシテ ィ ブな ラ イ ト / リ ー ド 制御信号。 Low は リ ー ド 動作を示し、 そ し
てHighはライト動作を示す
8ビット幅アドレス。EFBモジュールのレジスタマップからの特定のレジスタを
選択する ために使用さ れる
8 ビ ッ ト 幅データ入力パス。 EFB モジ ュールのレジ ス タ マ ッ プの特定のレジ ス タ
へバイ ト データ を ラ イ ト する ために使用さ れる
8 ビ ッ ト 幅データ出力パス。 EFB モジ ュールのレジ ス タ マ ッ プの特定のレジ ス タ
からバイ トデータをリードするために使用される
High ア ク テ ィ ブの転送ア ク ノ レ ッ ジ信号で、 WISHBONE ス レーブ ・ イ ン ターフ ェ
イスがアサー ト する。 リ クエス ト された転送がアク ノ レ ッジされたこ と を示す
EFB の WISHBONE バ ス は、 WISHBONE 標準の " ク ラ シ ッ ク (Classic) " バージ ョ ンに対応 し てい ます。
WISHBONE バスはオープン ソ ース標準ですが、 その全機能が実装されてい る、 ま たは必要 と さ れる わけでは
ありません。
9-3
WISHBONE Slave Interface
PLL1
Registers
EFB Register Map
I 2 C Primary
Registers
I 2 C Secondary
Registers
SPI Registers
Timer-Counter
Registers
UFM-Configuration

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
• タ グ (Tag) は、 EFB モジ ュールの WISHBONE ス レーブ ・ イ ン ターフ ェ イ スではサポー ト さ れない。 EFB
はハードマク ロ化されたブロ ッ クのため、 これらの信号をユーザが追加する こ とはできない
• データバスは 1 バイ ト幅しかないため、 EFB モジュールのスレーブ WISHBONE バスインターフェイスに
バ イ ト セレ ク ト 信号 (sel_i or sel_o) は不要
• EFB WISHBONE ス レーブ ・ イ ン ターフ ェ イ スはオプシ ョ ンのエ ラー及び リ ト ラ イ ア ク セ ス終了信号に対
応し ない。 無効ア ド レ スにア ク セス さ れた場合、 ス レーブは応答 と し て wb_ack_o 信号を アサー ト する の
み。 ユーザは有効なア ド レ ス範囲を超えない よ う に し なければな ら ない
WISHBONE マス タは PLD フ ァ ブ リ ッ ク の汎用 LUT 及びレ ジ ス タ を用いて MachXO2 ユーザが開発し ます。複
数マ ス タ構成では、 WISHBONE マ ス タ出力はやは り ユーザ定義のアービ タ で多重化し ます。 LatticeMico8 ソ
フ ト プ ロ セ ッ サは、 マルチマ ス タバス構成を実装可能な Mico System Builder プ ラ ッ ト フ ォームで利用する こ
と も で き ます。 2 つのマ ス タ が同一サ イ ク ルでバス を要求し た場合は、 アービ ト レーシ ョ ン勝者の出力のみ
がスレーブ ・ インターフェイスに伝達されます。
WISHBONE ラ イ ト サ イ ク ル
図 9-3 に EFB WISHBONE ス レーブ ・ イ ン ターフ ェ イ ス側か ら見た ラ イ ト サ イ ク ルの波形を示し ます。1 回の
ライ トサイクル中に、 1 バイ トデータのみが WISHBONEマスタから EFBブロッ クに書き込まれます。 ライ
ト 動作には、 最低 3 ク ロ ッ ク サ イ ク ル必要です。
ク ロ ッ ク エ ッ ジ Edge0 において、 マ ス タはア ド レ ス と データ、 及びアサー ト の各制御信号を更新し ます。 こ
のサイ クル中に次のこ とが行われます。
• マス タ が wb_adr_i [7:0] ア ド レ ス線でア ド レ ス を更新する
• EFB ブ ロ ッ ク に ラ イ ト するデータ を wb_dat_i [7:0] データ線で更新する
• ラ イ ト イ ネーブル wb_we_i 信号を アサー ト し て、 ラ イ ト サ イ ク ルであ る こ と を示す
• wb_cyc_i を アサー ト し て、 サ イ ク ルの開始を示す
• wb_stb_i を アサー ト し て、 特定のス レーブモジ ュールを選択する
ク ロ ッ ク エ ッ ジ Edge1 において、WISHBONE ス レーブはマ ス タ に よ って出力 さ れた信号入力をデコー ド し ま
す。 このサイ クル中に次のこ と が行われます。
• ス レーブが wb_adr_i [7:0] ア ド レ ス線で与え ら れたア ド レ ス をデコー ド する
• ス レーブが wb_dat_i [7:0] データ線で与え ら れたデータ を ラ ッ チする準備を整え る
• ス レーブが wb_ack_o 信号を アサー ト する
• マスタはwb_ack_o線がアクティブHighレベルになるのを待ち、Highが検出されたら、次のクロックエッ
ジでサ イ ク ルを終了する準備を整え る
クロックエッジEdge2において、次のことが行われます。
• ス レーブは wb_dat_i [7:0] データ線で提供 さ れたデータ を ラ ッ チする
• マス タはス ト ローブ信号 wb_stb_i、 サ イ ク ル信号 wb_cyc_i、 及びラ イ ト イ ネーブル信号 wb_we_i をネゲー ト
する
• ス レーブはマス タ に よ る ス ト ローブ信号のネゲー ト に応答し て、 確認応答信号 wb_ack_o をネゲー ト する
9-4

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-3. WISHBONE バスの ラ イ ト 動作
wb_clk_i
wb_rst_i
wb_cyc_i
wb_stb_i
wb_we_i
wb_adr_i [7:0]
wb_dat_i [7:0]
wb_dat_o [7:0]
wb_ack_o
Edge 0 Edge 1 Edge 2
WISHBONE リ ー ド サ イ ク ル
図 9-4 に EFB WISHBONE ス レーブ ・ イ ン ターフ ェ イ ス側か ら見た リ ー ド サ イ ク ルの波形を示し ます。1 回の
リ ー ド サ イ ク ル中に、 1 バ イ ト データ のみが WISHBONE マ ス タ に よ って EFB ブ ロ ッ ク か ら読み出さ れます。
リ ー ド 動作には、 最低 3 ク ロ ッ ク サ イ ク ル必要です。
ク ロ ッ ク エ ッ ジ Edge0 において、 マ ス タはア ド レ ス、 データ及びアサー ト の各制御信号を更新し ます。 こ の
サイ クル中に次のこ と が行われます。
• マス タ が wb_adr_i [7:0] ア ド レ ス線でア ド レ ス を更新する
• ラ イ ト イ ネーブル wb_we_i 信号をネゲー ト し て、 リ ー ド サ イ ク ルであ る こ と を示す
• wb_cyc_i を アサー ト し て、 サ イ ク ルの開始を示す
• wb_stb_i を アサー ト し て、 特定のス レーブモジ ュールを選択する
ク ロ ッ ク エ ッ ジ Edge 1 において、 WISHBONE ス レーブはマ ス タ に よ って出力 さ れた信号入力をデコー ド し
ます。 このサイ クル中に次のこ とが行われます。
• ス レーブが wb_adr_i [7:0] ア ド レ ス線で与え ら れたア ド レ ス をデコー ド する
• ス レーブが有効データ を wb_dat_o [7:0] データ線に出力する
• ス レーブがス ト ローブ信号 wb_stb_i に応答し て wb_ack_o 信号を アサー ト する
• マス タ が EFB WISHBONE ス レーブか ら wb_dat_o [7:0] データ線に与え られたデータ を、 次の ク ロ ッ ク エ ッ
でラッチする準備を整える
• マスタはwb_ack_o線がアクティブHighレベルになるのを待ち、High検出されると、次のクロックエッジ
でサ イ ク ルを終了する準備を整え る
ク ロ ッ ク エ ッ ジ Edge 2 において次のこ と が行われます。
• マスタが wb_dat_o [7:0] データ線で提供されたデータをラ ッチする
• マス タ がス ト ローブ信号 wb_stb_i 及びサ イ ク ル信号 wb_cyc_i をネゲー ト する
9-5
VALID ADDRESS
VALID DATA

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
• ス レーブがマス タ に よ る ス ト ローブ信号のネゲー ト に応答し て、 確認応答信号 wb_ack_o をネゲー ト する
図 9-4. WISHBONE バスの リ ー ド 動作
wb_clk_i
wb_rst_i
wb_cyc_i
wb_stb_i
wb_we_i
wb_adr_i [7:0]
wb_dat_i [7:0]
wb_dat_o [7:0]
wb_ack_o
WISHBONE リ セ ッ ト サ イ ク ル
図 9-5 に同期信号 wb_rst_i の波形を示し ます。 リ セ ッ ト 信号のアサー ト では、WISHBONE イ ン ターフ ェ イ ス ・
ロ ジ ッ ク が リ セ ッ ト さ れる だけです。 こ の信号が EFB レ ジ ス タ マ ッ プ内のレ ジ ス タ の内容に影響する こ と は
あ り ません。 影響が及ぶのは進行中のバス ト ラ ンザ ク シ ョ ンのみです。
図 9-5. EFB WISHBONE イ ン ターフ ェ イ スの リ セ ッ ト
wb_clk_i
wb_rst_i
wb_cyc_i
wb_stb_i
wb_rst_i 信号は任意の時間長、 アサー ト 可能です。
Edge 0 Edge 1 Edge 2
EFB レ ジ ス タ マ ッ プ
EFB モジ ュールには、 WISHBONE バス イ ン ターフ ェ イ スの リ ー ド / ラ イ ト 動作に よ り ハー ド マ ク ロ機能の
サービ ス を可能にする レ ジ ス タ マ ッ プがあ り ます。 それぞれのハー ド マ ク ロ機能には、 専用の 8 ビ ッ ト デー
タ レ ジ ス タ及び制御レ ジ ス タ があ り ます。 ただ し、 UFM セ ク タ と コ ン フ ィ グ レーシ ョ ン ・ ロ ジ ッ ク は例外
9-6
VALID ADDRESS
Edge 0 Edge 1
VALID DATA

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
で、 それら には同じ一組のレ ジ ス タ でア ク セ ス さ れます。 PLL レ ジ ス タは MachXO2 PLL モジ ュールにあ り
ますが、 それらには EFB WISHBONE リ ード / ラ イ ト サイ クルでア ク セス し ます。 図 9-2 のブロ ッ ク図に、
PLL モジ ュール と EFB モジ ュールの WISHBONE バス イ ン ターフ ェ イ ス間にあ る専用の接続線を示し ますが、
こ れら については本書で後述し ます。
表 9-3. EFB メ モ リ マ ッ プ
ア ド レ ス (16 進 ) ハー ド マ ク ロ機能
0x00-0x1F PLL0 ダ イナ ミ ッ ク ア ク セス 1
0x20-0x3F PLL1 ダ イナ ミ ッ ク ア ク セス 1
0x40-0x49 I 2 C プ ラ イ マ リ
0x4A-0x53 I2 C セカ ンダ リ
0x54-0x5D SPI
0x5E-0x6F タ イ マ / カ ウ ン タ
0x70-0x75 UFM / コ ン フ ィ グ レーシ ョ ン
0x76-0x77 EFB 割 り 込みソース
1. MachXO2 デバイ スの PLL 数は最大 2。 PLL0 はア ド レ ス範囲が 0x00 か ら
0x1F まで。 PLL1 (該当する場合) は 0x20 か ら 0x3F まで。 PLL コ ン フ ィ
グ レーシ ョ ン ・ レ ジ ス タ と 使用法の詳細については TN1199, MachXO2
sysCLOCK PLL Design and Usage Guide(MachXO2 sysCLOCK PLL デザ イ
ン と 使用法ガ イ ド ) を参照
表 9-3 に定義 さ れていないア ド レ ス空間は無効で、 結果は不定 と な り ます。 WISHBONE ス レーブ ・ イ ン ター
フ ェ イ スに EFB の有効ア ド レスを確実に与える よ う にしなければな り ません。
IPexpress に よ る EFB モジ ュールの生成
IPexpress に よ ってハー ド マ ク ロ IP 機能のパ ラ メ ータ を設定し て、EFB プ リ ミ テ ィ ブを生成で き ます。Lattice
Diamond ® ま た は ispLEVER ® の プ ロ ジ ェ ク ト ナ ビ ゲ ー タ (Project Navigator) ト ッ プ メ ニ ュ ーか ら Tools
>IPexpress の順に選択し ます。 ウ ィ ン ド ウが開き、 EFB モジ ュールは Modules > Architecture Modules (アー
キテクチャ ・ モジュール) の下にあ り ます。
9-7

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-6. IPexpress の EFB モジ ュール
Project Path (プ ロ ジ ェ ク ト パス)、 File Name (フ ァ イル名)、 及び Design Entry (デザ イ ン名) の各フ ィ ール
ドに入力し、 Customize (カス タム化) を ク リ ッ ク し ます。
Customize ボ タ ン を ク リ ッ クする と 、 IPexpress ウ ィ ン ド ウ には EFB の構成可能な設定で更新 さ れます。 すな
わち、 シンボルが EFB ウ ィ ン ド ウの左側に表示 さ れ、 こ れが イ ネーブル さ れた各 EFB 機能に対応する ポー
ト で更新されます。 ハー ド マ ク ロ機能、 PLL コ ン フ ィ グ レーシ ョ ン設定への動的ア ク セス、 UFM の イ ネーブ
ル、 及び WISHBONE ク ロ ッ ク 周波数を入力で き ます。 図 9-7 に EFB 生成の例を示し ます。 こ の例では、 全
ての EFB 機能がイネーブルになっています。
ハー ド マ ク ロ IP 機能及び UFM には、個々の コ ン フ ィ グ レーシ ョ ン設定に対応し た個別の タ ブが EFB ウ ィ ン
ド ウにあ り ます。 こ れら の タ ブについては本書で後述し、 一部機能については技術的に説明し ます。 全ての
機能について設定し た後、 Generate ボ タ ン を ク リ ッ ク し ます。 EFB モジ ュールが生成 さ れて、 デザ イ ンでの
イ ン ス タ ン ス化の準備完了 と な り ます。
9-8

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-7. IPexpress に よ る EFB モジ ュールの生成
選択可能な PLL モジ ュールの数はデバ イ スの規模に よ って決ま り 、 こ れは IPexpress の EFB GUI に反映 さ れ
ます。 MachXO2-256 及び MachXO2-640 には PLL モジ ュールがないため、 EFB ウ ィ ン ド ウ の PLL チェ ッ ク
ボ ッ ク スは選択で き ません。 MachXO2-640U と MachXO2-1200、 MachXO2-1200U 及び MachXO2-2000 には
それぞれ 1 個の PLL、 MachXO2-2000U と MachXO2-4000 及び MachXO2-7000 にはそれぞれ 2 個の PLL が、
EFB WISHBONE ス レーブ ・ イ ン ターフ ェ イ スに よ る動的ア ク セ ス用に選択可能です。
デフ ォル ト の WISHBONE ク ロ ッ ク 周波数は 50MHz に設定 さ れています。 入力で き る最高 ク ロ ッ ク 周波数は
133MHz です。 WISHBONE ク ロ ッ ク は EFB WISHBONE イ ン ターフ ェ イ ス ・ レ ジ ス タ と 、 SPI 及び I 2 Cハード
マ ク ロ IP コ アに よ って も使用 さ れます。
ハー ド マ ク ロ I 2 C IP コ ア
全てのMachXO2デバイスに2個のハードマクロI 2 C IP コ アが含まれ、 それぞれ "Primary (プ ラ イ マ リ ) " 及
び "Secindary (セカ ンダ リ ) " と 指定されています。 両者のいずれ も I 2 CマスタまたはI 2 Cスレーブとして構
成で き ます。 2 個の コ アの違いは、 プ ラ イ マ リ コ アは I/O ピ ンが事前に割 り 当て られてい る の対し、 セカ ン
ダ リ コ アのポー ト は設計時に任意の汎用 I/O に割 り 当て る こ と がで可能な こ と です。 ま たプ ラ イ マ リ コ アは
MachXO2デバイスのコンフィグレーション ・ ロジックにもアクセスできます。
マ ス タ の場合、 I 2 C コ アは物理的イ ン ターフ ェ イ ス を介し て I 2 Cバス上の他のデバイスを制御できます。ス
レーブの場合、デバ イ スは I/O 拡張機能を I 2 C マス タ に提供で き ます。本コ アは以下の I 2 C 機能を実現し ます。
• マスタ / スレーブモードに対応
• 7 ビッ ト及び10 ビッ トのアドレッシング
• クロッ ク ・ ス ト レッチ
• 50K/100K/400KHz のデータ転送速度
• 同報通知 (General Call) に対応
• EFB WISHBONEスレーブ・ インターフェイスからカスタムロジックへのインターフェイス
9-9

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
I 2 C IP 信号
図 9-8. プ ラ イ マ リ I2Cのブロック図 I 2 C プ ラ イ マ リ コ アの SCL ポー ト 及び SDA ポー ト は、 それぞれの MachXO2 デバ イ スの割 り 当て済みピ ンに
直接配線されています。設計時に こ れら の信号を PLD フ ァ ブ リ ッ ク の一般配線に よ って配線する こ と はで き
ません。 各 MachXO2 デバイスの I 2 C ポー ト の詳細なパ ッ ド 位置及びピ ン位置については、 MachXO2 フ ァ ミ
リ・データシート のピンテーブルを参照し て く ださい。
プライマリ I 2 CコアのI 2 CパッドはI 2 Cポートを介したUFM/コンフィグレーション・ロジックのアクセス
用、 及びプ ロ グ ラ ミ ン グに使用可能であ る点に留意が重要です。 図 9-8 のブ ロ ッ ク図に、 I 2 C ブ ロ ッ ク 及び
コンフィグレーション ・ ロジック間の直接インターフェイスを示します。 デバイス ・プログラ ミング用の専
用I 2 C ポー ト の使用法については、 ”TN1204 MachXO2 Programming and Configuration Usage Guide (MachXO2
プ ロ グ ラ ミ ン グ と コ ン フ ィ グ レーシ ョ ンのユーザガ イ ド ) ” を参照し て く だ さ い。
表 9-4 はプ ラ イ マ リ I 2 C コ アの IP 信号を記述し ます。 こ れら信号は MachXO2 デバ イ スのどの GPIO か ら も
配線出来ます。 各信号には、 使用方法 と 、 デザ イ ンプ ロ ジ ェ ク ト の中での接続方法に関する説明が記述 さ れ
ています。
表 9-4. プ ラ イ マ リ I 2 C ~ IP 信号
信号名
アサ イ ン済みの
ピン名称
Core
Logic/
Routing
i2c1_scl SCL 双方向 1
i2c1_sda SDA 双方向 1
i2c1_irqo — 出力 1
cfg_wake — 出力 1
cfg_stdby — 出力 1
EFB
EFB
WISHBONE
Interface
Configuration
Logic
I 2C
Registers
I/O ビ ッ ト 幅 記 述
I 2 C コ アの双方向 ク ロ ッ ク 線。 I 2 C コ アがマ ス タ モー ド 動作時、 信号は出力。
I 2 C コ アがス レーブモー ド 動作時、 信号は入力。 チ ッ プの事前に割 り 当て ら
れた I/O に直接配線 さ れなければな ら ない。 それぞれの MachXO2 デバイ
スの I 2 C ポー ト の詳細なパッ ド と ピン位置については、 MachXO2 フ ァ ミ
リ・データシートのピンテーブルを参照
I 2 C コ アの双方向データ線。 I 2 C コ アか らデータ を送信する と き、 信号は出
力。 I 2 C コ アがデータ を受信する と き、 信号は入力。 チ ッ プの事前に割 り 当
て ら れた I/O に直接配線 さ れなければな ら ない。 それぞれの MachXO2 デ
バイスの I 2 C ポー ト の詳細なパッ ド と ピン位置については、 MachXO2 フ ァ
ミリ・データシートのピンテーブルを参照
I 2 C コ アの割 り 込み要求を示す出力信号。 本信号の意図は、 こ れを
WISHBONEマスタコントローラ (すなわち、 マイクロコントローラやス
テー ト マシン ) に接続する使用法。 そ し て特定の条件が満た さ れた と き に、
割 り 込みを要求する。 こ れら の条件は I 2 C レ ジ ス タ定義で記述 さ れてい る
通り
ウ ェ イ ク ア ッ プ信号。 MachXO2 デバイ スのパワーモジ ュールにのみ接続 さ
れる。 本信号は EFB GUI、 I 2 C タ ブ内の "Wakeup Enable" 機能が イ ネーブル
された場合のみ
ス タ ンバイ信号。 MachXO2 デバイ スのパワーモジ ュールにのみ接続 さ れ
る。 本信号は EFB GUI、 I 2 C タブ内の "Wakeup Enable" 機能がイネーブルさ
れた場合のみ
9-10
I 2 C Function
Power
Control
Control
Logic
SCL
SDA

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
プライマリ I 2 Cコアとは異なり、セカンダリはコンフィグレーション・ロジックにアクセスできず、したがっ
て MachXO2 デバ イ スのプ ロ グ ラ ミ ン グに使用する こ と はで き ません。 その SCL ポー ト 及び SDA ポー ト は
PLD フ ァ ブ リ ッ ク の一般配線に よ って配線さ れ、設計時にそれれら を GPIO (General Purpose I/O、汎用 I/O)
に割 り 当て る こ と ができ ます。
図 9-9 にセカ ンダ リ I 2 Cコアのブロック図を示します。プライマリI 2 Cコアとは異なり、コンフィグレーショ
ン・ロジックブロックにアクセスできない点に留意してください。
図 9-9. セカ ンダ リ I 2 Cのブロック図
表 9-5 にセカ ンダ リ I 2 C コ アの IP 信号を示し ます。 こ れら の信号は MachXO2 デバ イ スの任意の GPIO に配
線可能です。
表 9-5. セカ ンダ リ ~ IP 信号
信号名 アサイン済み
のピン名称
Core
Logic/
Routing
I/O
ビッ ト
幅
i2c2_scl — 双方向 1
i2c2_sda — 双方向 1
i2c2_irqo — 出力 1
cfg_wake — 出力 1
cfg_stdby — 出力 1
EFB
EFB
WISHBONE
Interface
I 2C
Registers
I 2 Cレジスタ
二つの I 2 C コ アは共に制御レ ジ ス タ と コ マン ド レ ジ ス タ、 ス テータ ス レ ジ ス タ、 及びデータ レ ジ ス タ の組を
通し て EFB WISHBONE イ ン ターフ ェ イ ス と 通信し ます。 表 9-6 にレ ジ ス タ名 と その機能を示し ます。 こ れ
らのレジスタはEFBレジスタマップのサブセットになっています。 9-11
I 2C Function
Power
Control
Control
Logic
記 述
I 2 C コ アの双方向 ク ロ ッ ク 線。 I 2 C コ アがマス タ モー ド 動作時、 信号は出力。
I 2 C コ アがス レーブモー ド 動作時、 信号は入力。 本信号は MachXO2 デバイ ス
のどの GPIO に も配線する こ と がで き る
I 2 C コ アの双方向データ線。 I 2 Cコアからデータが送信されるとき、信号は出
力。 I 2 C コ アがデータ を受信する と き、 信号は入力。 本信号は MachXO2 デバ
イ スのどの GPIO に も配線する こ と がで き る
I 2 C コ アか ら の割 り 込み要求の信号出力。 本信号は WISHBONE マス タ コ ン ト
ローラ (すなわちマイ ク ロ コン ト ローラやステー ト マシン) に接続されて、 特
定の条件が満た さ れた場合に割 り 込みを要求する こ と を意図し てい る。 それら
の条件は、 I 2 C レ ジ ス タ定義で記述 さ れてい る通 り
ウ ェ イ ク ア ッ プ信号。 MachXO2 デバイ スのパワーモジ ュールにのみ接続さ れ
る。 本信号は EFB GUI、 I 2 C タ ブ内の "Wakeup Enable" 機能がセ ッ ト さ れた場
合にのみイ ネーブルにな る
ス タ ンバイ信号。 MachXO2 デバイ スのパワーモジ ュールにのみ接続さ れる。
本信号は EFB GUI、 I 2 C タ ブ内の "Wakeup Enable" 機能がセ ッ ト さ れた場合に
のみイネーブルになる
SCL
SDA

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-6. I 2 Cレジスタ
プライマリ I 2 C
レジスタ名
セカンダ リ I 2 C
レジスタ名
レジスタ機能
注 : 特に指定し ない限 り 、 書き込み可能レ ジ ス タ の全予約ビ ッ ト には '0' が書かれなければな り ません。
表 9-7. I 2 C制御 (プライマリ /セカンダリ)
注 : 本レ ジ ス タ に書き込みをする と I 2 Cコアはリセットされます。
I2CEN I 2 C System Enable (シ ス テム ・ イ ネーブル) ビ ッ ト 。 本ビ ッ ト は I 2 C コ ア機能を イ ネー
ブルする。 I2CEN が ク リ ア さ れてい る場合、 I 2 Cはディセーブルされて、アイドルス
テー ト に強制される。
0: I 2 C機能はディセーブル
1: I 2 C機能はイネーブル
GCEN General Call Response Enable (同報通知応答イ ネーブル) ビ ッ ト 。 ス レーブモー ド に
おけ る同報通知応答を イ ネーブルする。
0: デ ィ セーブル
1: イ ネーブル
WKUPEN Wake-up from Standby/Sleep Enable(by Slave Address matching) ビ ッ ト (ス レーブア ド レ
ス一致によ る) 。 Standby/Sleep からのウ ェ イ ク ア ッ プを イ ネーブルする ビ ッ ト 。 本
ビッ トがイネーブルされると、 I 2 Cコアはスタンバイ/スリープからデバイスを起動
するために、 ウェイ クアップ信号をオンチップ・パワーマネージャに送る こ とができ
る。 本ウ ェ イ ク ア ッ プ機能が有効なのは、 ス タ ンバイ / ス リ ープモード中にス レーブ
ア ド レ スが コール さ れる場合。
0: デ ィ セーブル
1: イ ネーブル
SDA_DEL_SEL[1:0] SDA Output Delay (Tdel) Selection (出力遅延の選択、 図 9-24 参照)
00: 300ns
01: 150ns
9-12
アドレス
プライマリ I 2 C
アドレス
セカンダ リ I 2 C
アクセス
I2C_1_CR I2C_2_CR 制御 0x40 0x4A Read/Write
I2C_1_CMDR I2C_2_CMDR コ マン ド 0x41 0x4B Read/Write
I2C_1_BR0 I2C_2_BR0
クロックプリスケール
(分周)
0x42 0x4C Read/Write
I2C_1_BR1 I2C_2_BR1
クロックプリスケール
(分周)
0x43 0x4D Read/Write
I2C_1_TXDR I2C_2_TXDR 送信データ 0x44 0x4E Write
I2C_1_SR I2C_2_SR ス テータ ス 0x45 0x4F Read
I2C_1_GCDR I2C_2_GCDR
同報通知 (General
Call)
0x46 0x50 Read
I2C_1_RXDR I2C_2_RXDR 受信データ 0x47 0x51 Read
I2C_1_IRQ I2C_2_IRQ IRQ (割 り 込み要求) 0x48 0x52 Read/Write
I2C_1_IRQEN I2C_2_IRQEN IRQ イ ネーブル 0x49 0x53 Read/Write
I2C_1_CR / I2C_2_CR 0x40/0x4A
ビッ ト 7 6 5 4 3 2 1 0
名称 I2CEN GCEN WKUPEN (Reserved) SDA_DEL_SEL[1:0] (Reserved)
デフォル ト 0 0 0 0 0 0 0 0
ア ク セ ス R/W R/W R/W — R/W R/W — —

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
10: 75ns
11: 0ns
表 9-8. I 2 Cコマンド (プライマリ/セカンダリ)
I2C_1_CMDR / I2C_2_CMDR 0x41/0x4B
ビッ ト 7 6 5 4 3 2 1 0
名称 STA STO RD WR ACK CKSDIS (Reserved)
デフォルト 0 0 0 0 0 0 0 0
ア ク セ ス R/W R/W R/W R/W R/W R/W — —
STA START (= 起動、 又は ” 繰 り 返し START”) 条件を生成する。 マ ス タ動作。
STO STOP (= 停止) 条件を生成する。 マ ス タ動作。
RD ス レーブか ら リ ー ド を示す。 マ ス タ動作。
WR ス レーブへの ラ イ ト を示す。 マ ス タ動作。
ACK ア ク ノ レ ッ ジ ・ オプシ ョ ン。 受信時の ACK 送信を選択。
0: ACK を送出
1: NACK を送出
CKSDIS Clock Stretching Disable (ク ロ ッ ク ・ ス ト レ ッ チン グ (伸張) をデ ィ セーブルする) 。
I 2Cコアはスレーブからの"待ちステート"あるいはクロック・ストレッチングに対 応する。 即ち、 タ ス ク を終了する ための時間が必要な場合は、 ス レーブが待ち状態を
強制する こ と がで き る こ と を意味する。 ビ ッ ト CKSDIS は、 ユーザが望む場合、 ク
ロ ッ ク ・ ス ト レ ッ チン グ をデ ィ セーブルする。 その場合、 オーバフ ローフ ラ グ をモニ
タ し なければな ら ない。 マ ス タ動作では、 本ビ ッ ト を ‘0’ にする。
0: イ ネーブル
1: デ ィ セーブル
表 9-9. I 2 Cクロック・プリスケール0 (プライマリ/セカンダリ)
I2C_1_BR0 / I2C_2_BR0 0x42/0x4C
ビッ ト 7 6 5 4 3 2 1 0
名称 I2C_PRESCALE[7:0]
デフォルト 0 0 0 0 0 0 0 0
ア ク セ ス R/W R/W R/W R/W R/W R/W R/W R/W
1. ハー ド ウ ェ アのデフ ォル ト 値は、 EFB コ ンポーネン ト ・ イ ン ス タ ン ス化パ ラ メ ータ に よ っ て上書き さ れる こ と があ り ま
す。 次項を参照
表 9-10. I 2 Cクロック・プリスケール1 (プライマリ/セカンダリ)
I2C_1_BR1 / I2C_2_BR1 0x43/0x4D
ビッ ト 7 6 5 4 3 2 1 0
名称 (Reserved) I2C_PRESCALE[9:8]
デフォル ト 0 0 0 0 0 0 0 0
アクセス — — — — — — R/W R/W
1. ハー ド ウ ェ アのデフ ォル ト 値は、 EFB コ ンポーネン ト ・ イ ン ス タ ン ス化パ ラ メ ータ に よ っ て上書き さ れる こ と があ り ま
す。 次項を参照
I2C_PRESCALE[9:0] I 2 C ク ロ ッ ク ・ プ リ ス ケーラ値。 WISHBONE ク ロ ッ ク周波数は (I2C_PRESCALE*4) で
分周され、 I 2 C バスが対応し てい る ク ロ ッ ク 周波数 (50KHz、 100KHz、 400KHz) まで
9-13

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
下げられる。 I2CBR [9:8] への ラ イ ト 動作が行われる と 、 I 2 C コアがリセッ ト される。
50kHz の I 2 C 動作に対応する WISHBONE 最大 ク ロ ッ ク 周波数は 102MHz です。
注:I 2 C コ アが EFB GUI の I2C タ ブで構成さ れた と き に、 IPexpress に よ ってデジ タル値が計算さ れます。 こ
の計算は WISHBONE ク ロ ッ ク 周波数及び I 2 C 周波数 (両方 と も ユーザが入力する値) に基づき ます。 分周器
のデジ タル値はデバイ スのプ ロ グ ラ ミ ン グ中に MachXO2 にプ ロ グ ラ ム さ れます。 電源起動後ま たはデバ イ
スの再コ ン フ ィ グ レーシ ョ ン後に、 データ が I2C_1_BR1/0 レ ジ ス タ及び I2C_2_BR1/0 レ ジ ス タ に ロー ド さ れ
ます。
レ ジ ス タ I2C_1_BR1/0 及び I2C_2_BR1/0 には、 WISHBONE イ ン ターフ ェ イ スか ら リ ー ド / ラ イ ト ア ク セ ス を
行います。 デバイ ス動作中に こ れら の ク ロ ッ ク のプ リ ス ケール ・ レ ジ ス タ を動的に更新で き ますが、 I 2 C バ
ス周波数に違反し ない よ う 注意する必要があ り ます。
表 9-11. I 2 C Transmit Data Register ( プ ラ イ マ リ / セカ ンダ リ )
I2C_1_TXDR / I2C_2_TXDR 0x44/0x4E
ビッ ト 7 6 5 4 3 2 1 0
名称 I2C_Transmit_Data[7:0]
デフォルト 0 0 0 0 0 0 0 0
アクセス W W W W W W W W
I2C_Transmit_Data[7:0] I 2 C 送信データ。 本レ ジ ス タ には、 データ ラ イ ト ・ フ ェーズで I 2 C バスに送信され
るバイ ト が格納される。 ビ ッ ト 0 が LSB と な り 、 最後に送信される。 ス レーブア
ド レ ス を送信する際、 ビ ッ ト 0 は R/W ビ ッ ト を表す。
表 9-12. I 2 C Status (プライマリ/セカンダリ)
I2C_1_SR / I2C_2_SR 0x45/0x4F
ビッ ト 7 6 5 4 3 2 1 0
名称 TIP* BUSY* RARC SRW ARBL TRRDY TROE HGC
デフォルト — — — — — — — —
アクセス R R R R R R R R
* 注 : R1 デバ イ スでは、 こ れら ビ ッ ト は有効にな る前の 0.5 SCK 周期の遅延を表し ます。
TIP Transmitting In Progress (データバイ ト を送信中)。 信号の同期が行われる ため、 TIP フ
ラ グは START 条件の直後に SCL 半サイ クル分だけ遅延される。 また注意が必要なの
は、 本ビ ッ ト はコ ン フ ィ グ レーシ ョ ンの ウ ェ イ ク ア ッ プ後、 及び最初の有効な I 2C 送
信開始前 (BUSY が Low の場合) に High と な る こ と で、 バ イ ト 送信中を表 さ ないた
め イ ンジケータ と し ては無効。
1: バイ ト 転送が進行中
0: バイ ト 転送が完了し た
BUSY I 2 Cバスビジー。I 2 C バスが送信に使用さ れてい る。 START 条件でセ ッ ト さ れ、 STOP
でクリアされる。本ビットがセットされた場合に限り、他の全てのI2C SRビットが 有効な送信の有効な イ ンジケータ と し て扱われる。
1: I 2 Cバスはビジー
0: I 2Cバスはビジーでない RARC Received Acknowledge (受信ア ク ノ レ ッ ジ)。 ア ド レ ス ス レーブか ら (マ ス タ の ラ イ ト
中)、 ま たは受信マス タ か ら (マス タ の リ ー ド 中) ア ク ノ レ ッ ジ応答を受信し た。
1: ア ク ノ レ ッ ジは受信されなかった
0: ア ク ノ レ ッ ジが受信された
SRW Slave R/W (ス レーブ リ ー ド / ラ イ ト )。 送信ま たは受信モー ド を示す。
9-14

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
1: マ ス タ受信中 / ス レーブ送信中
0: マ ス タ送信中 / ス レーブ受信中
ARBL Arbitration Lost (調停喪失)。 コ アがマ ス タ モー ド で調停を喪失し た。 本ビ ッ ト は割 り
込みを発生可能。
1: 調停喪失
0: 正常
TRRDY Transmitter or Receiver Ready ( ト ラ ン ス ミ ッ タ / レ シーバ ・ レデ ィ )。 I 2C 送信データ
レ ジ ス タ が送信データ を受信可能であ る か、 ま たは I2C 受信データ レ ジ ス タ に受信
データ が格納されてい る (マ ス タ / ス レーブモー ド と 、 SRW ス テータ スに依存)。 本
ビ ッ ト は割 り 込みを発生可能。
1: ト ラ ン ス ミ ッ タやレ シーバの準備がで き てい る
0: ト ランス ミ ッ タやレシーバの準備ができていない
TROE Transmitter/Receiver Overrun Error or NACK received ( ト ラ ン ス ミ ッ タ / レ シーバ ・
オーバラ ンエラーまたは NACK 受信)。 送信または受信オーバラ ンエラー (マス タ /
ス レーブモー ド と SRW ス テータ スに依存) が発生し たか、 ア ク ノ レ ッ ジが受信 さ れ
ない (RARC も セ ッ ト さ れてい る場合のみ)。 本ビ ッ ト は割 り 込みを発生可能。
1: ト ラ ン ス ミ ッ タ / レ シーバ ・ オーバ ラ ン検出、 ま たは NACK を受信し た
0: 正常
HGC Hardware General Call Received(ハー ド ウ ェ ア同報通知受信)。ス レーブモー ド で、ハー
ド ウ ェ ア同報通知を受信し た。 同報通知データ レ ジ ス タ では、 対応する コ マン ド バ イ
ト を利用で き る。 本ビ ッ ト は割 り 込みを発生可能。
1: ス レーブモー ド でハー ド ウ ェ ア同報通知を受信し た
0: 正常
表 9-13. I 2 C 同報通知 (General Call) データ レ ジ ス タ ( プ ラ イ マ リ / セカ ンダ リ )
I2C_1_GCDR / I2C_2_GCDR 0x46/0x50
ビッ ト 7 6 5 4 3 2 1 0
名称 I2C_GC_Data[7:0]
デフォルト — — — — — — — —
アクセス R R R R R R R R
I2C_ GC _Data[7:0] I 2 C General Call Data (同報通知データ) 。 本レ ジ ス タ には、 I2C バスの同報通知 ト ラ
ンザクシ ョ ンの第 2 (コマン ド) バイ ト が格納される。
表 9-14. I 2 C 受信データ レ ジ ス タ ( プ ラ イ マ リ / セカ ンダ リ )
I2C_1_RXDR / I2C_2_RXDR 0x47/0x51
ビッ ト 7 6 5 4 3 2 1 0
名称 I2C_Receive_Data[7:0]
デフォルト — — — — — — — —
アクセス R R R R R R R R
I2C_ Receive _Data[7:0] I 2 C Receive Data (受信データ) 。 本レ ジ ス タ には、 リ ー ド データ ・ フ ェーズ中に
I2C バスか ら キ ャ プチャ さ れたバイ ト が格納される。 ビ ッ ト 0 が LSB で、 最後に
受信される。
9-15

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-15. I 2 C割り込みステータス (プライマリ/セカンダリ)
I2C_1_IRQ / I2C_2_ IRQ 0x48/0x52
ビッ ト 7 6 5 4 3 2 1 0
名称 (Reserved) IRQARBL IRQTRRDY IRQTROE IRQHGC
デフォル ト — — — — — — — —
アクセス — — — — R/W R/W R/W R/W
IRQARBL Interrupt Status for Arbitration Lost (調停喪失ス テータ スの割 り 込みス テータ ス)
イ ネーブルする と 、 ARBL がアサー ト さ れた こ と を示す。 本ビ ッ ト に '1' を ラ イ ト す
ると、割り込みがクリアされる。
1: 調停喪失割 り 込み
0: 割 り 込みな し
IRQTRRDY Interrupt Status for Transmitter or Receiver Ready ( ト ラ ン ス ミ ッ タ ま たはレシーバ ・ レ
ディの割り込みステータス)
イ ネーブルする と 、 TRRDY がアサー ト さ れた こ と を示す。 本ビ ッ ト に '1' を ラ イ ト す
ると、割り込みがクリアされる。
1: ト ラ ン ス ミ ッ タ ま たはレ シーバ ・ レデ ィ の割 り 込み
0: 割 り 込みな し
IRQTROE Interrupt Status for Transmitter/Receiver Overrun or NACK received ( ト ラ ン ス ミ ッ タ /
レシーバ ・ オーバラ ン または NACK 受信の割 り 込みス テータ ス)。 イ ネーブルする と 、
TROE がアサー ト さ れた こ と を示す。 本ビ ッ ト に '1' を ラ イ ト する と 、 割 り 込みが ク
リアされる。
1: ト ラ ン ス ミ ッ タ / レシーバ ・ オーバラ ン または NACK 受信割 り 込み
0: 割 り 込みな し
IRQHGC Interrupt Status for Hardware General Call Received (ハー ド ウ ェ ア同報通知受信の割 り
込みス テータ ス)。 イ ネーブルする と 、 HGC がアサー ト さ れた こ と を示す。 本ビ ッ ト
に '1' を ラ イ ト する と、 割 り 込みが ク リ ア される。
1: ス レーブモー ド でハー ド ウ ェ ア同報通知受信割 り 込み
0: 割 り 込みな し
表 9-16. I 2 C割り込みイネーブル (プライマリ /セカンダリ)
I2C_1_ IRQEN / I2C_2_IRQEN 0x49/0x53
ビッ ト 7 6 5 4 3 2 1 0
名称 (Reserved) IRQARBLEN IRQTRRDYEN IRQTROEEN IRQHGCEN
デフォル ト 0 0 0 0 0 0 0 0
アクセス — — — — R/W R/W R/W R/W
IRQARBLEN Interrupt Enable for Arbitration Lost (調停喪失割 り 込みを イ ネーブル)
1: 割 り 込み生成イ ネーブル
0: 割 り 込み生成デ ィ セーブル
IRQTRRDYEN Interrupt Enable for Transmitter or Receiver Ready ( ト ラ ン ス ミ ッ タ ま たはレシーバ ・ レ
デ ィ 割 り 込みを イ ネーブル)
1: 割 り 込み生成イ ネーブル
0: 割 り 込み生成デ ィ セーブル
IRQTROEEN Interrupt Enable for Transmitter/Receiver Overrun or NACK Received ( ト ラ ン ス ミ ッ タ
またはレシーバ ・ オーバラン割り込みをイネーブル)
9-16

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
1: 割 り 込み生成イ ネーブル
0: 割 り 込み生成デ ィ セーブル
IRQHGCEN Interrupt Enable for Hardware General Call Received (ハー ド ウ ェ ア同報通知受信割 り 込
みをイネーブル)
1: 割 り 込み生成イ ネーブル
0: 割 り 込み生成デ ィ セーブル
図 9-10にWISHBONE イ ン ターフ ェ イ スか ら開始されたマ ス タ I 2 C リ ー ド 及びラ イ ト の制御についてのフ ロー
図を示し ます。
9-17

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-10. I 2 C マス タ、 リ ー ド / ラ イ ト 例 (WISHBONE 経由 )
Start
TXDR

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-11. I 2 C ス レーブ、 リ ー ド / ラ イ ト 例 (WISHBONE 経由)
Start
CMDR

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
IPexpress に よ る I 2 Cコアの構成
IPexpress を使用し て I 2 C コ ア を設定し、 EFB プ リ ミ テ ィ ブを生成で き ます。 EFB GUI で I 2 C タ ブを選択する
と、 I 2 C コ アの構成可能な設定が表示 さ れます。 図 9-12 に I 2 C コ ア をサンプルデザ イ ン用に構成し た例を示
します。
図 9-12. IPexpress に よ る EFB モジ ュールの I 2 C機能の構成
I 2 Cコアは個別にI 2 C 同報通知応答を イ ネーブルに し た り 、 I 2 Cポートを介してスタンバイ/スリープモード
か らデバイ ス を ウ ェ イ ク ア ッ プ さ せる機能を イ ネーブルに し た り で き ます。ウ ェ イ ク ア ッ プ機能は MachXO2
がスタンバイ / ス リープモードのと きに I 2 C ス レーブア ド レ スが コール さ れた場合に有効です。 同報通知バ
イト 0xF3をI 2 C バス上で受信する と 、 EFB I 2 Cコアはウェイクアップ信号をオンチップ・パワーコントロー
ラ に送信し、 デバイ ス を ス タ ンバイ / ス リ ープか ら起動し ます。
I 2 C 周波数は 50KHz / 100KHz / 400KHz か ら選択可能です。 こ れは I 2 C バスの SCL ク ロ ッ ク 周波数にな り ま
す。 こ の GUI 値 と 、 EFB Enables タ ブの WISHBONE ク ロ ッ ク周波数属性 と を使用し て、 ソ フ ト ウ ェ アは 10
ビ ッ ト のプ リ ス ケール ・ レ ジ ス タ用の ク ロ ッ ク 分周値を計算で き ます。 プ リ ス ケール値は GUI に参考 と し て
表示されます。
I 2 Cスレーブ・アドレッシング機構は7ビットまたは10ビットを選択できます。7ビットアドレス及び10
ビ ッ ト ア ド レ スの最後の 2 ビ ッ ト は、 ハー ド コー ド さ れています。 残 り のビ ッ ト はプ ロ グ ラ マブルで、 I 2 Cコ
アのコンフ ィ グレーシ ョ ン中に定義されます。 スレーブアド レス ・ フ ィールドはスレーブ I 2 C 動作でのみ使
用されます。 本フ ィ ール ド は、 マ ス タ I 2 C 動作では使用されません。
• ア ド レ スはユーザモー ド のプ ラ イ マ リ モジ ュールでは XXXXX01 ま たは XXXXXXXX01 で終了する (デバ
イ ス を コ ン フ ィ グ レーシ ョ ン し て動作準備の完了後)
– ソ フ ト ウ ェ ア ・ デフ ォル ト の ソ フ ト ア ド レ ス値は 7 ビ ッ ト ア ド レ ッ シングの場合は 0001001 と な る。
10 ビ ッ ト ア ド レ スにする には、 I 2 C タブの Slave Address フ ィ ール ド に 8 桁の 2 進数を入力する必要が
ある
• ア ド レ スはセカ ンダ リ モジ ュールでは XXXXX10 ま たは XXXXXXXX10 で終了する
– セカンダリ I 2 CコアのSlave Addressフィールドのソフトアドレス値はプライマリI 2 Cコアと等しい。
9-20

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
アドレス最後 (LSB) の2 ビッ トはプライマリ コアとセカンダリ コアで異なり、 シリ コンにハード
ウェア化されているため、 これら 2個のコアは固有のアドレスを持つこ とができる。 両方のコアを使
用する こ と をユーザが選択し た場合は、 プ ラ イ マ リ I 2 C コ アの Slave Address フ ィ ール ド のみが編集可
能となる。 セカンダリ I 2 CコアのSlave Addressフィールドは、プライマリI 2 Cコアがイネーブルでな
い場合に編集可能であ る
ハー ド マ ク ロ SPI IP コ ア
MachXO2 EFB には SPI マ ス タ ま たはス レーブ と し て構成可能なハー ド SPI IP コ アが含まれています。マ ス タ
と し て構成される場合、 IP コ アは SPI バスに接続されたス レーブ SPI イ ン ターフ ェ イ スで他のデバイ ス を制
御可能です。 コ アがス レーブ と し て構成される場合は、 外付け SPI マ ス タデバ イ ス と イ ン ターフ ェ イ スで き
ます。 MachXO2 デバ イ ス上の SPI IP コ アは次の機能に対応し ています。
• マス タ モー ド かス レーブモー ド に構成可能
• CPU 割 り 込み機能を備えたモー ド フ ォル ト (Mode Fault) エ ラーフ ラ グ
• ダブルバ ッ フ ァ 化データ レ ジ ス タ
• 極性及び位相がプ ロ グ ラ マブルなシ リ アル ク ロ ッ ク
• LSB 先出し ま たは MSB 先出し のデータ転送
• EFB WISHBONEスレーブ ・ インターフェイスによるカスタムロジック とのインターフェイス
図 9-13. SPI ブ ロ ッ ク 図
Core
Logic/
Routing
EFB
EFB
WISHBONE
Interface
SPI
Registers
Configuration
Logic
SPI Function
マ ス タ モー ド では、 SPI コ アで使用可能な MCSN (マ ス タ ・ チ ッ プセレ ク ト ) ポー ト は 8 本あ り 、 ス レーブ
SPI イ ン ターフ ェ イ ス を持つ外部デバイ ス を最大 8 個まで制御で き ます。 ス レーブモー ド (ユーザモー ド 、 デ
バイ スの コ ン フ ィ グ レーシ ョ ン後) では、 SPI コ アには一本の SCSN (ス レーブ ・ チ ッ プセレ ク ト ) ピ ンがあ
り 、 マ ス タ SPI イ ン ターフ ェ イ ス を持つ外部デバイ スが SPI コ ア を選択で き ます。
SPI ポー ト はデバイ スのプ ロ グ ラ ミ ン グに使用する こ と も で き ます。 SN ピ ン を外部コ ン ト ローラ か ら アサー
トすると、SPI ポートはコンフィグレーション・モードになります。その状態では、SPI ポートはスレーブ
SPI イ ン ターフ ェ イ ス と し て動作し、 デバ イ スの コ ン フ ィ グ レーシ ョ ン ・ ロ ジ ッ ク へのア ク セ スに使用 さ れ
ます。
9-21
Control
Logic
MISO
MOSI
SCK
SN Configuration Mode
SCSN User Mode

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
電源起動時、外付け ス レーブ SPI フ ラ ッ シ ュデバ イ スか ら MachXO2 デバ イ ス をブー ト する よ う SPI ポー ト が
イネーブルにされている場合、 SPI ポー ト はマス タ コ ン ト ローラ と し て動作し、 特定のス レーブ SPI フ ラ ッ
シ ュデバイ ス選択用のマ ス タ ・ チ ッ プセレ ク ト と し て MCSN [0] が使用 さ れます。 デバ イ スのプ ロ グ ラ ミ ン
グ用の SPI ポー ト の使用法については、 ”TN1204, MachXO2 Programming and Configuration Usage Guide (プ ロ
グ ラ ミ ン グ と コ ン フ ィ グ レーシ ョ ンのユーザガ イ ド ) " を参照し て く だ さ い。
SPI コ アの MISO、 MOSI、 SCK、 MCSN [0] 及び SN の各ポー ト は、 MachXO2 デバ イ スの割 り 当て済み I/O に
直接配線されています。こ れら の信号を設計時に PLD フ ァ ブ リ ッ ク の一般配線に よ って配線する こ と はで き
ません。各 MachXO2 デバ イ スの SPI 信号の詳細なパ ッ ド 位置及びピ ン位置については、 MachXO2 フ ァ ミ リ ・
データ シー ト のピンテーブルを参照してください。
SPI IP 信号
SPI イ ン ターフ ェ イ スはシ リ アル転送プ ロ ト コルを使用し ます。 データはシ リ アル転送 (送信側デバイ スか
ら シ フ ト ア ウ ト ) さ れ、 シ リ アルに受信されて、 受信側デバ イ スにシ フ ト イ ン さ れます。 マ ス タデバ イ スは
特定のス レーブデバイ ス を選択し て、 そのス レーブデバイ スが コ マン ド / データ のシ フ ト イ ン を行った り 、
データのシフ ト アウ ト によ る応答を行った り でき る よ う にし ます。
表 9-17 に IP コ ア と し て生成さ れる信号を示し ます。各信号の説明 と し てその使用法 と 、それを設計プ ロ ジ ェ
ク ト で接続する方法が示されています。
表 9-17. SPI ~ IP 信号
信号名
アサイン済み
のピン名称
I/O
ビッ ト
幅
spi_clk MCLK/CCLK 双方向 1
spi_miso SPISO/SO 双方向 1
spi_mosi SISPI/SI 双方向 1
spi_csn[7:0] CSSPIN 出力 8
spi_scsn — 入力 1
9-22
記 述
SPI コ アの双方向 ク ロ ッ ク 線。 SPI コ アがマス タ モー ド の場合、 信号は出力
(MCLK) で SPI コ アがス レーブモー ド の場合、 信号は入力 (CCLK)。 ク ロ ッ
ク 速度は最速 50MHz まで対応。
デバイ スの事前に割 り 当て ら れた I/O に直接配線さ れなければな ら ない。 各
MachXO2 デバイ スの SPI ポー ト の詳細なパッ ド と ピン位置については
MachXO2 フ ァ ミ リ ・ データ シー ト のピ ンテーブルを参照。
SPI コ アの双方向データ線。 SPI コ アがマス タ モー ド の場合、 信号は入力
(SPISO) で、 SPI コ アがス レーブモー ド の場合、 信号は出力 (SO)。
デバイ スの事前に割 り 当て ら れた I/O に直接配線さ れなければな ら ない。 各
MachXO2 デバイ スの SPI ポー ト の詳細なパッ ド と ピン位置については
MachXO2 フ ァ ミ リ ・ データ シー ト のピ ンテーブルを参照。
SPI コ アの双方向データ線。 SPI コ アがマス タ モー ド の場合、 信号は出力
(SISPI) で、 SPI コ アがス レーブモー ド の場合、 信号は入力 (SI)。
デバイ スの事前に割 り 当て ら れた I/O に直接配線さ れなければな ら ない。 各
MachXO2 デバイ スの SPI ポー ト の詳細なパッ ド と ピン位置については
MachXO2 フ ァ ミ リ ・ データ シー ト のピ ンテーブルを参照。
マスタチップセレクト (Lowアクティブ)。 スレーブSPIインターフェイスで 最大 8 本の外付けデバイ ス を制御で き る。
spi_csn[0] はデバイ スの事前に割 り 当て ら れた I/O に直接配線 さ れなければな
らない。 各 MachXO2 デバイ スの SPI ポー ト の詳細なパッ ド と ピン位置につ
いては MachXO2 フ ァ ミ リ ・ データ シー ト のピ ンテーブルを参照。
ス レーブチ ッ プセレ ク ト (Low ア ク テ ィ ブ )。 外付け SPI マス タ コ ン ト ローラ
は、 MachXO2 のス レーブ SPI コ アを選択する ための本信号を アサー ト で き
る。 本信号は MachXO2 デバイ スのどの GPIO に も配線する こ と がで き る。

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-17. SPI ~ IP 信号
信号名
アサイン済み
のピン名称
ufm_sn SN 入力 1
spi_irq — 出力 1
cfg_wake — 出力 1
cfg_stdby — 出力 1
SPI レ ジ ス タ
SPI コ アは制御レ ジ ス タ、 コ マン ド レ ジ ス タ、 ス テータ ス レ ジ ス タ、 及びデータ レ ジ ス タ の組を通し て EFB
WISHBONE イ ン ターフ ェ イ ス と 通信し ます。 表 9-18 にレ ジ ス タ名 と その機能を示し ます。 こ れ ら のレ ジ ス
タは、 EFBレジスタマップのサブセッ トになっています。
表 9-18. SPI レ ジ ス タ
注 : 特に指定し ない限 り 、 書き込み可能レ ジ ス タ の全予約ビ ッ ト には '0' が書かれなければな り ません。
表 9-19. SPI 制御 0
I/O
ビッ ト
幅
注 : 本レ ジ ス タ に書き込みをする と SPI コ アは リ セ ッ ト さ れます。
UFM を選択する ための、 専用の コンフィグレーション ・スレーブチップセレ
クト(アクティブLow)。
ufm_sn はデバイ スの事前に割 り 当て ら れた I/O に直接配線 さ れなければな ら
ない。 各 MachXO2 デバイ スの SPI ポー ト の詳細なパッ ド と ピン位置につい
ては MachXO2 フ ァ ミ リ ・ データ シー ト のピ ンテーブルを参照。 SPI コ アがデ
ザ イ ンで イ ン ス タ ン ス化 さ れてい る と 、 'ufm_sn' が EFB プ リ ミ テ ィ ブのポー
トに現れているかどうかに関わらずSNはアクティブとなる。外部マスタSPI
バスに接続されていない場合は、 このピンを外部プルア ッ プする必要があ
る。
SPI コ アの割 り 込み要求の信号出力。 本信号の意図する使用法は、
WISHBONE マス タ コ ン ト ローラ (すなわちマ イ ク ロ コ ン ト ローラやス テー ト
マシン) に接続し て、 特定の条件が満た さ れた場合に割 り 込みを要求する こ
と 。 それら の条件は SPI レ ジ ス タ定義で記述さ れてい る通 り 。
ウ ェ イ ク ア ッ プ信号。 MachXO2 デバイ スのパワーモジ ュールにのみ接続 さ
れる。 本信号は EFB GUI、 SPI タ ブ内の "Wakeup Enable" 機能がセ ッ ト さ れ
た場合にのみイネーブルになる。
ス タ ンバイ信号。 MachXO2 デバイ スのパワーモジ ュールにのみ接続 さ れる。
本信号は EFB GUI、 SPI タ ブ内の "Wakeup Enable" 機能がセ ッ ト さ れた場合
にのみイネーブルになる。
SPI レ ジ ス タ名 レ ジ ス タ機能 ア ド レ ス ア ク セ ス
SPICR0 制御レ ジ ス タ 0 0x54 Read/Write
SPICR1 制御レ ジ ス タ 1 0x55 Read/Write
SPICR2 制御レ ジ ス タ 2 0x56 Read/Write
SPIBR ク ロ ッ ク ・ プ リ ス ケール 0x57 Read/Write
SPICSR マス タ チ ッ プセレ ク ト 0x58 Read/Write
SPITXDR 送信データ 0x59 Write
SPISR ス テータ ス 0x5A Read
SPIRXDR 受信データ 0x5B Read
SPIIRQ 割 り 込み要求 0x5C Read/Write
SPIIRQEN 割 り 込み要求イ ネーブル 0x5D Read/Write
SPICR0 0x54
ビッ ト 7 6 5 4 3 2 1 0
名称 TIdle_XCNT[1:0] TTrail_XCNT[2:0] TLead_XCNT[2:0]
デフォルト 0 0 0 0 0 0 0 0
ア ク セ ス R/W R/W R/W R/W R/W R/W R/W R/W
9-23
記 述

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
TIdle_XCNT[1:0] Idle Delay Count (ア イ ド ル遅延カ ウ ン ト )。 SCK 期間中に、 マ ス タ ・ チ ッ プセレ ク ト
が Low にアサー ト さ れる (マ ス タ モー ド のみ) 前の最小イ ン ターバルを指定する。
00: ½
01: 1
10: 1.5
11: 2
TTrail_XCNT[2:0] Trail Delay Count ( ト レ イル遅延カ ウ ン ト )。 SCK 期間中の、 SCK の最後のエ ッ ジと、
マ ス タ ・ チ ッ プセレ ク ト の High デサー ト (マ ス タ モー ド のみ) と の間の最小イ ン ター
バルを指定する。
000: ½
001: 1
010: 1.5
…
111: 4
TLead_XCNT[2:0] Lead Delay Count ( リ ー ド 遅延カ ウ ン ト )。 SCK 期間中に、 マ ス タ ・ チ ッ プセレ ク ト が
Low にアサー ト さ れてか ら、 SCK の最初のエ ッ ジ (マ ス タ モー ド のみ) までの最小イ
ン ターバルを指定する。
000:½
001:1
010:1.5
…
111: 4
表 9-20. SPI 制御 1
SPICR1 0x55
ビッ ト 7 6 5 4 3 2 1 0
名称 SPE WKUPEN_USER WKUPEN_CFG TXEDGE (Reserved)
デフォル ト 0 0 0 0 0 0 0 0
ア ク セ ス R/W R/W R/W R/W — — — —
注 : 本レ ジ ス タ に書き込みをする と SPI コ アは リ セ ッ ト さ れます。
SPE SPI Enable。 本ビ ッ ト は SPI コ ア機能を イ ネーブルする。 SPE が ク リ ア さ れる と 、 SPI
はデ ィ セーブルされて、 ア イ ド ルス テー ト に強制される。
0: SPI はデ ィ セーブル
1: SPI はイ ネーブルで、 ポー ト 端子は SPI 機能専用にな る
WKUPEN_USER Wake-up Enable via User (ユーザに よ る ウ ェ イ ク ア ッ プを イ ネーブル)。 ユーザス レー
ブSPIチップセレクト (SCSN) がLowにドライブされたときに、SPIコアがオンチッ
プ電源コ ン ト ローラにウ ェ イ ク ア ッ プ信号を送信し、ス タ ンバイ / ス リ ープモード の
部分をウェイ クアップするこ とをイネーブルする。
0: ウ ェ イ ク ア ッ プはデ ィ セーブル
1: ウ ェ イ ク ア ッ プはイ ネーブル
WKUPEN_CFG Wake-up Enable Configuration (ウ ェ イ ク ア ッ プ ・ イ ネーブル、 コ ン フ ィ グ レーシ ョ ン)
本ビ ッ ト は、 コンフ ィ グレーシ ョ ン ・ スレーブ SPI イネーブルである SN が Low にド
ラ イ ブ さ れた時に、ス タ ンバイ / ス リ ープモー ド か らデバイ ス を起動する ために、SPI
コアがウェイクアップ信号をオンチップ・パワーコント ローラに送出することをイ
ネーブルする。
0: ウ ェ イ ク ア ッ プはデ ィ セーブル
1: ウ ェ イ ク ア ッ プはイ ネーブル
9-24

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
TXEDGE Data Transmit Edge (データ送信エ ッ ジ)。 SPI プ ロ ト コルに対する ラ テ ィ ス固有の拡
張機能を イ ネーブルする。SPI データ を どの ク ロ ッ ク エ ッ ジで送信する かを選択する。
図 9-27 ~ 9-30 を参照。
0: CPOL 及び CPHA で定義 さ れた MCLK エ ッ ジでデータ を送信する
1: CPOL 及び CPHA の定義よ り も 1/2 MCLK 前にデータ を送信する
表 9-21. SPI 制御 2
SPICR2 0x56
ビッ ト 7 6 5 4 3 2 1 0
名称 MSTR MCSH SDBRE (Reserved) CPOL CPHA LSBF
デフォル ト 0 0 0 0 0 0 0 0
ア ク セ ス R/W R/W R/W — — R/W R/W R/W
注 : 本レ ジ ス タ に書き込みをする と SPI コ アは リ セ ッ ト さ れます。
MSTR SPI Master/Slave Mode (マス タ / ス レーブモー ド 選択)。 本ビ ッ ト は SPI コ アのマ ス タ
/ ス レーブ動作モー ド を選択する。 本ビ ッ ト を変更する こ と は、 SPI シ ス テム を ア イ
ド ルス テー ト に強制する。
0: SPI はス レーブモー ド
1: SPI はマ ス タ モー ド
MCSH SPI Master CSN Hold (マス タ CSN 保持)。 ホ ス ト がビジ ィ の場合に、 チ ッ プセレ ク ト
を High にせず と もデータ送信を停止する ために、 マ ス タチ ッ プセレ ク ト を ア ク テ ィ
ブに保持する。
注:本モードの使用は、WISHBONEクロックが4以上の値 (R1デバイスでは6) で分周される
場合に限定されます。
0: マ ス タは通常動作
1: マ ス タは送信データ が全 く な く て も チ ッ プセレ ク ト を Low に保持する
SDBRE Slave Dummy Byte Response Enable (ス レーブ ・ ダ ミ ーバイ ト 応答イ ネーブル)。 SPI プ
ロ ト コルに対する ラ テ ィ ス固有の拡張機能を イ ネーブルする。 内部サポー ト 回路
(WISHBONE ホ ス ト な ど) が必要な時間内に初期データ に応答で き ない場合、 及びス
レーブ ・ リ ー ド ア ウ ト データ を定期的に高速 SPI ク ロ ッ ク レー ト で使用で き る よ う に
する場合に使用する。
イ ネーブル さ れる と 、SPI ス レーブ リ ー ド に応答し てダ ミ ーの0xFFバイ ト が、SPITXDR
への初期ラ イ ト (TRRDY=1) まで送信 さ れる。 WISHBONE ホ ス ト に よ って 1 バ イ ト
が SPITXDR に ラ イ ト さ れる と 、 0x00 が 1 バイ ト と 、 それに続いてすぐに SPITXDR の
データ が送信さ れる。 こ のモー ド では、 外部 SPI マ ス タ が SPI ス レーブの リ ー ド 時に
初期 0x00 バイ ト を ス キ ャ ン し、 実際のデータ の開始を示す必要があ る。 図 9-29 を参
照。
0: 通常のス レーブ SPI 動作
1: ラ テ ィ ス固有のス レーブ ・ ダ ミ ーバ イ ト 応答を イ ネーブル
注 : こ の メ カニズムは、 初期データ遅延期間でのみ有効です。 初期データ が利用可能になった後
は、 その後のデータ を必要な SPI バス ・ データ レー ト で SPITXDR に渡す必要があ り ます。
CPOL SPI Clock Polarity (SPI ク ロ ッ ク 極性)。 SPI ク ロ ッ ク を反転する かど う かを選択する。
SPI モジ ュール間でデータ を転送する には、 SPI モジ ュール同士が同一の CPOL 値を
持つ必要があ る。 マ ス タ モー ド では、 本ビ ッ ト を変更する と 実行中の転送が中止 さ
れ、 SPI シ ス テムが強制的にア イ ド ル状態にな る。 図 9-25 ~ 9-28 を参照。
0: ア ク テ ィ ブ High の ク ロ ッ ク を選択。 ア イ ド ル状態では SCK は Low
1: ア ク テ ィ ブ Low の ク ロ ッ ク を選択。 ア イ ド ル状態では SCK は High
9-25

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
CPHA SPI Clock Phase (SPI ク ロ ッ ク 位相)。 SPI ク ロ ッ ク 形式を選択する。 マ ス タ モー ド で
は、 本ビ ッ ト を変更する と 実行中の転送が中止 さ れ、 SPI シ ス テムが強制的にア イ ド
ル状態にな る。 図 9-25 ~ 9-28 を参照。
0: データ が最初の ク ロ ッ ク エ ッ ジでキ ャ プチャ さ れ、 反対の ク ロ ッ ク エ ッ ジで
伝播される
1: データ が 2 番目の ク ロ ッ ク エ ッ ジでキ ャ プチ ャ さ れ、 反対の ク ロ ッ ク エ ッ ジ
で伝播される *
* 注 : CPHA=1 では、 ユーザが CPOL の値に応じ て明示的に SCK パッ ド をプルア ッ プまたはプル
ダ ウ ンする必要があ り ます (例えば CPHA=1 及び CPOL=0 では SCK をプルダ ウ ン)。 CPHA=0 で
は、 プル方向は任意に設定で き ます。
ス レーブ SPI コ ン フ ィ グ レーシ ョ ンモー ド のデフ ォル ト 設定は、CPOL と CPHA のみに対応する。
LSBF LSB-First。 LSB か ら先に SPI イ ン ターフ ェ イ スに送出 さ れる。 マス タ モー ド では、 本
ビ ッ ト を変更する と 実行中の転送が中止 さ れ、 SPI シ ス テムが強制的にア イ ド ル状態
にな る。 図 9-25 ~ 9-28 を参照。
注 : 本ビ ッ ト はデータ レジス タ内の MSB と LSB 位置には影響し ません。 データ レジス タの リ ー
ドライトは、常にビット7がMSB となります。
0: データ送出は最上位ビ ッ ト (MSB) が先出し
1: データ送出は最上位ビ ッ ト (LSB) が先出し
表 9-22. SPI ク ロ ッ ク ・ プ リ ス ケール
SPIBR 0x57
ビッ ト 7 6 5 4 3 2 1 0
名称 (Reserved) DIVIDER[5:0]
デフォル ト 0 0 0 0 0 0 0 0
アクセス — — R/W R/W R/W R/W R/W R/W
1. ハード ウ ェアのデフ ォル ト は EFB コ ンポーネン ト のイ ン ス タ ン ス化パラ メ ータで上書き されるかも しれません。 次の記述
を参照。
DIVIDER[5:0] SPI Clock Prescale value (SPI ク ロ ッ ク のプ リ ス ケール値)。 WISHBONE ク ロ ッ ク 周波
数が DIVIDER[5:0] で分周 さ れ、求め ら れる SPI ク ロ ッ ク 周波数が生成 さ れる。本レ ジ
スタにライト動作を行うと、SPIコアがリセットされる。DIVIDERは2以上にする必
要があ る。
注 : EFB GUI の SPI タ ブで SPI コ ア をパ ラ メ ータ設定する と 、IPexpress に よ ってデジ タル値が計
算さ れます。 こ の計算は、 どち ら も ユーザが入力する WISHBONE ク ロ ッ ク 周波数 と SPI 周波数
に基づいて行われます。 分周器のデジ タル値は、 デバイ スのプロ グ ラ ム中に MachXO2 デバイ ス
にプ ロ グ ラ ム さ れます。 電源投入後、 ま たはデバ イ スの再コ ン フ ィ グ レーシ ョ ン後、 データ が
SPIBR レ ジ ス タ に ロー ド さ れます。
SPIBR レ ジ ス タは WISHBONE イ ン ターフ ェ イ スか ら リ ー ド / ラ イ ト ア ク セ スがで き
る。 デバイ ス動作中にダ イ ナ ミ ッ ク に ク ロ ッ ク ・ プ リ ス ケールレ ジ ス タ を書き換え可
能。
表 9-23. SPI マ ス タ ・ チ ッ プセレ ク ト
SPICSR 0x58
ビッ ト 7 6 5 4 3 2 1 0
名称 CSN_7 CSN_6 CSN_5 CSN_4 CSN_3 CSN_2 CSN_1 CSN_0
デフォルト 0 0 0 0 0 0 0 0
ア ク セ ス R/W R/W R/W R/W R/W R/W R/W R/W
9-26

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
CSN_[7:0] SPI Master Chip Selects (マ ス タ ・ チ ッ プセレ ク ト )。 特定の MCSN (マ ス タ ・ チ ッ プ
セレク ト) 線をアサートするためにマスタモードで使用される。 このレジスタは 8
ビ ッ ト で、 SPI コ アは最大 8 個の外付け SPI ス レーブデバ イ ス を制御可能。 各ビ ッ ト
は 1 本のマ ス タ ・ チ ッ プセレ ク ト 線 (ア ク テ ィ ブ Low) に対応する。 ビ ッ ト [7:1] は
FPGA フ ァ ブ リ ッ ク 経由で任意の I/O ピ ンに接続で き る が、 ビ ッ ト 0 はピ ン位置が事
前に割 り 当て られている。このレジス タには、WISHBONE イ ン ターフ ェ イ スから リ ー
ド/ライ トアクセスができる。 このレジスタでのライ ト動作によってSPIコアはリセッ
トされる。
表 9-24. SPI 送信データ レ ジ ス タ
SPITXDR 0x59
ビッ ト 7 6 5 4 3 2 1 0
名称 SPI_Transmit_Data[7:0]
デフォルト — — — — — — — —
アクセス W W W W W W W W
SPI_Transmit_Data[7:0] SPI Transmit Data (SPI 送信データ)。 本レ ジ ス タ には、 SPI バスに送信 さ れ る バ イ ト
が格納 さ れる。 本レ ジ ス タ のビ ッ ト 0 は LSB で、 LSBF=0 の場合は最後に送信さ れ、
LSBF=1 の場合は最初に送信される。
注 : ス レーブ と し て動作し てい る時は、 SPITXDR は TRDY が '1' の時に、 かつ少な く と も先頭ビ ッ ト
が SO に表れる 0.5 CCLK 周期前に ら い と さ れなければな り ません。 例えば、 CPOL = CPHA =
TXEDGE = LSBF = 0 の時、 SPITXDR は must be written prior to the 直前バイ ト の LSB (ビ ッ ト 0)
をサンプルする ために用いられる CCLK の立ち上が り よ り も前にラ イ ト されなければな り ませ
ん。 図 9-27 を参照の こ と 。 本タ イ ミ ン グでは、 全てのス レーブ SPI リ ー ド 動作では、 少な く と
も 1 ダ ミ ーバ イ ト が含まれる こ と が必要 と な り ます。
表 9-25. SPI ス テータ ス
SPISR 0x5A
ビッ ト 7 6 5 4 3 2 1 0
名称 TIP (Reserved) TRDY RRDY (Rsrv) ROE MDF
デフォル ト 0 — — 0 0 — 0 0
アクセス R — — R R — R R
TIP SPI Transmitting In Progress (送信中)。本ビ ッ ト は SPI ポー ト がデータ の送受信中であ
る こ と を示す。
0: SPI の送信は完了
1: SPI は送信中 *
*注:本ビットはR1デバイスでは機能しません。
TRDY SPI Transmit Ready (SPI 送信レデ ィ )。 SPI 送信データ レ ジ ス タ (SPITXDR) が空であ
る こ と を示す。 本ビ ッ ト は SPITXDR への ラ イ ト で ク リ ア さ れる。 本ビ ッ ト は割 り 込
みを発生可能。
0: SPITXDR データ レ ジ ス タは空でない
1: SPITXDR データ レ ジ ス タは空であ る
RRDY SPI Receive Ready (SPI 受信レデ ィ )。 受信データ レ ジ ス タ (SPIRXDR) に有効な受信
データ が格納されてい る こ と を示す。 本ビ ッ ト は SPIRXDR への リ ー ド ア ク セ スで ク
リ ア さ れる。 本ビ ッ ト は割 り 込みを発生可能。
0: SPIRXDR にデータ がない
1: SPIRXDR に有効な受信データ が格納 さ れてい る
9-27

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
ROE Receive Overrun Error (受信オーバ ラ ンエ ラー)。 前のデータ が読まれる前に SPIRXDR
に新し いデータ を受信し た こ と を示す。 前のデータは失われる。 本ビ ッ ト は割 り 込み
を発生可能。
0: 正常
1: 受信オーバ ラ ンが検出された
MDF Mode Fault (モー ド フ ォル ト ) 。 MSTR=1 の と き に、 ス レーブ SPI チ ッ プセレ ク ト
(SPI_SCSN) が Low に ド ラ イ ブ さ れた こ と を示す。 本ビ ッ ト は SPICR0 か SPICR1、 ま
たは SPICR2 に何ら かの ラ イ ト を行 う と ク リ ア さ れる。 本ビ ッ ト は割 り 込みを発生可
能。
0: 正常
1: モー ド フ ォル ト が検出された
表 9-26. SPI 受信データ レ ジ ス タ
SPIRXDR 0x5B
ビッ ト 7 6 5 4 3 2 1 0
名称 SPI_Receive_Data[7:0]
デフォルト 0 0 0 0 0 0 0 0
アクセス R R R R R R R R
SPI_Receive_Data[7:0] SPI Receive Data (SPI 受信データ)。 本レ ジ ス タ には、 SPI バスか ら キャプチャされた
バイ ト が格納される。 本レ ジ ス タ のビ ッ ト 0 は LSB で、 LSBF=0 の場合は最後に受信
さ れ、 LSBF=1 の場合は最初に受信 さ れる。
表 9-27. SPI 割 り 込みス テータ ス
SPIIRQ 0x5C
ビッ ト 7 6 5 4 3 2 1 0
名称 (Reserved) IRQTRDY IRQRRDY (Rsrv) IRQROE IRQMDF
デフォル ト — — — 0 0 — 0 0
アクセス — — — R/W R/W — R/W R/W
IRQTRDY SPI Transmit Ready (SPI 送信レディ) 割り込みステータス。 イネーブルされる と、
TRDY がアサー ト さ れた こ と を示す。 本ビ ッ ト に '1' を ラ イ ト する と 、 割 り 込みが ク
リアされる。
1: SPI 送信レデ ィ 割 り 込み
0: 割 り 込みな し
IRQRRDY SPI Receive Ready (SPI 受信レデ ィ ) 割 り 込みス テータ ス。イ ネ ー ブ ル さ れ る と 、
RRDY がアサー ト さ れた こ と を示す。 本ビ ッ ト に '1' を ラ イ ト する と 、 割 り 込みが ク
リアされる。
1: SPI 受信レデ ィ 割 り 込み
0: 割 り 込みな し
IRQROE Receive Overrun Error (受信オーバ ラ ン) 割 り 込みス テータ ス。 イ ネーブル さ れる と 、
ROE がアサー ト さ れた こ と を示す。 本ビ ッ ト に '1' を ラ イ ト する と 、 割 り 込みが ク リ
アされる。
1: 受信オーバ ラ ンエ ラー割 り 込み
0: 割 り 込みな し
9-28

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
IRQMDF Mode Fault (モー ド フ ォール ト ) 割 り 込みス テータ ス。 イ ネーブル さ れる と 、 MDF が
アサー ト さ れた こ と を示す。 本ビ ッ ト に '1' を ラ イ ト する と 、 割 り 込みが ク リ ア さ れ
る。
1: モー ド フ ォール ト 割 り 込み
0: 割 り 込みな し
表 9-28. SPI 割 り 込みイ ネーブル
SPIIRQEN 0x5D
ビッ ト 7 6 5 4 3 2 1 0
名称 (Reserved) IRQTRDYEN IRQRRDYEN (Rsrv) IRQROEEN IRQMDFEN
デフォル ト 0 0 0 0 0 0 0 0
アクセス — — — R/W R/W — R/W R/W
IRQTRDYEN SPI Transmit Ready (SPI 送信レデ ィ ) 割 り 込み要求を イ ネーブル
1: 割 り 込み生成を イ ネーブル
0: 割 り 込み生成をデ ィ セーブル
IRQRRDYEN SPI Receive Ready (SPI 受信レデ ィ ) 割 り 込み要求を イ ネーブル
1: 1: 割 り 込み生成を イ ネーブル
0: 割 り 込み生成をデ ィ セーブル
IRQROEEN Receive Overrun Error (受信オーバ ラ ンエ ラー) 割 り 込み要求を イ ネーブル
1: 1: 割 り 込み生成を イ ネーブル
0: 割 り 込み生成をデ ィ セーブル
IRQMDFEN Mode Fault (モー ド フ ォル ト ) 割 り 込み要求を イ ネーブル
1: 1: 割 り 込み生成を イ ネーブル
0: 割 り 込み生成をデ ィ セーブル
図 9-14にWISHBONE イ ン ターフ ェ イ スか ら開始されたマス タ SPI リ ー ド 及びラ イ ト の制御についてのフ ロー
図を示し ます。
9-29

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-14. SPI マ ス タ の リ ー ド / ラ イ ト 例 (WISHBONE 経由 )
Y
Start
CR2

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
IPexpress に よ る SPI コ アの構成
IPexpress に よ って SPI コ アのパ ラ メ ータ を設定し て、 EFB モジ ュールを生成で き ます。 EFB GUI で SPI タ ブ
を選択する と 、 SPI コ アの構成可能なパ ラ メ ータ設定が表示されます。 図 9-15 に SPI コ ア をサンプルデザ イ
ン用に構成した例を示し ます。
図 9-15. IPexpress に よ る EFB モジ ュールの SPI 機能の構成
SPI Mode (SPI モー ド )
こ のオプシ ョ ンでは、 ユーザは SPI コ アの初期モー ド と し て Master、 Slave、 Include Both のいずれかを選択
できます。 デバイスのコンフィグレーション ・ ビッ トスト リームによって、 これらの設定がデバイスのコン
フ ィ グ レーシ ョ ン時に SPI レ ジ ス タ に ロー ド さ れます。レ ジ ス タ SPICR1 が SPI モー ド 設定の影響を受け ます。
SPI モー ド は WISHBONE イ ン ターフ ェ イ スに よ る動的な制御が可能であ る ため、 マ ス タ と ス レーブの両方に
ア ク セ スで き る よ う に設定を変更する には、 こ のオプシ ョ ンの設定で行います。
SPI Master Clock Rate – Desired Frequency (SPI マス タ ク ロ ッ ク レー ト 、 目標周波数)
こ の編集ボ ッ ク スで、 ユーザは目標のマス タ ク ロ ッ ク周波数を指定で き ます。 SPI イ ン ターフ ェ イ スは最高
50 MHz の ク ロ ッ ク 速度に対応で き ます。 計算に よ って分周値が決定さ れ、 入力 ク ロ ッ ク ソースか ら こ の値
に近いクロックが生成されます。WISHBONEクロックが SPI コアへの入力クロックソースです。入力
WISHBONE ク ロ ッ ク の周波数は"EFB Enables" タ ブで指定し ます。レ ジ ス タ SPIBRが本設定の影響を受け ます。
SPI Master Clock Rate – Actual Frequency (SPI マス タ ク ロ ッ ク レー ト 、 実際の周波数)
ユーザが要求し た周波数に正確に入力 WISHBONE ク ロ ッ ク を分周する こ と は必ずし も可能でないため、 こ
の リ ー ド オン リ ・ フ ィ ール ド に実際の周波数値が表示されます。 目標の SPI ク ロ ッ ク及び WISHBONE ク ロ ッ
ク の両方のフ ィ ール ド のデータ が有効な と き にいずれかが更新 さ れる と 、 こ のフ ィ ール ド には小数点以下 2
位に丸められた値が表示されます。
9-31

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
LSB First (LSB 先出し)
こ の設定は 1 バイ ト データ のシ リ アルシ フ ト の順序を指定し ます。 データ順序 (MSB あ る いは LSB 先出し)
は、 SPI コ ア内部でプ ロ グ ラ マブルです。 レ ジ ス タ SPICR2 が本設定の影響を受け ます。
Inverted Clock (反転ク ロ ッ ク)
データ のサンプ リ ン グ と 出力に使用 さ れる ク ロ ッ ク極性は、 SPI コ ア用にプ ロ グ ラ ム可能です。 レ ジ ス タ
SPICR1 が本設定の影響を受け ます。
Phase Adjust (位相調整)
特定の要件を備えた SPI デバ イ ス用に、 代替の ク ロ ッ ク / データ関係が用意されています。 こ のオプシ ョ ン
では、 ユーザは用途に合わせて位相変更を指定で き ます。 レ ジ ス タ SPICR0 が本設定の影響を受け ます。
Master Chip Selects (マスタ ・ チ ッ プセレク ト )
SPI コ アには、 マ ス タ動作用に最高 8 個の個別チ ッ プセレ ク ト 出力を提供する機能があ り ます。 こ のフ ィ ー
ル ド では、 ユーザはコ アに よ る制御対象のス レーブ SPI イ ン ターフ ェ イ ス を持つ外部デバ イ スの数を選択で
き ます。 SPICSR レ ジ ス タ が本設定の影響を受け ます。
TX Ready, RX Ready, TX Overrun, RX Overrun (TX/RX レデ ィ 、 オーバラ ン)
コ アには、 特定のデータバ ッ フ ァ状態を WISHBONE ホ ス ト に通知する、 パ ラ メ ータ設定可能な ス テータ ス
フ ラ グがあ り ます。 ユーザは、 こ れ ら のいずれのオプシ ョ ンが必要であ る かを指定で き ます。 SPIIRQEN が
GUI の割 り 込み設定の影響を受け ます。
Enable Port (Interrupts) (割 り 込みイネーブルポー ト )
こ の設定では、ユーザは必要に応じ て EFB モジ ュールの SPI 割 り 込み出力信号 と イ ン ターフ ェ イ ス可能です。
Wake-up Enable (ウ ェ イ クア ッ プ ・ イネーブル)
SPI コ アは、 低電力モー ド か ら デバ イ ス を起動 さ せる ために、 ウ ェ イ ク ア ッ プ信号をオンチ ッ プ ・ パワーコ
ン ト ローラ に送信し ます。 ウ ェ イ ク ア ッ プ機能は SSCS ま たは SN がアサー ト さ れ、 デバ イ スが低電力モー ド
の場合に有効です。 レ ジ ス タ SPICR1 が本設定の影響を受け ます。
ハー ド マ ク ロ ・ タ イ マ / カ ウ ン タ PWM
MachXO2 EFB はハードタイマ / カウンタ IP コアを持っています。 このタイマ / カウンタは、 独立したアウ
ト プ ッ ト コ ンペア (出力比較) ユニ ッ ト 及び PWM サポー ト を備えた汎用の双方向 16 ビ ッ ト タ イ マ / カ ウ ン
タモジュールです。 このタイマ / カウンタは次の機能を実現します。
• 4 通 り の固有の動作モー ド
– ウォッチド ッグタイマ
– 比較一致時の タ イ マ ク リ ア
– 高速 PWM
– 位相及び周波数補正 PWM
• プログラマブル ・ クロッ ク入力ソース
• プログラマブル入力クロッ クプリ スケール
• PLD フ ァ ブ リ ッ ク への割 り 込み出力
• オンチップ ・ スタンバイモード ・ コン ト ローラに対する 1 本のウェイクアップ割り込み
• 3 つの独立し た割 り 込みソース : オーバフ ロー、 ア ウ ト プ ッ ト コ ンペア一致、 イ ンプ ッ ト キ ャ プチャ
• 自動再ロー ド
• インプットキャプチャ・ユニットでタイムスタンプ対応
• 出力時波形生成
9-32

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
• グ リ ッ チのない PWM 波形生成 (PWM 期間可変)
• 制御レジスタ及びステータスレジスタへの内部 WISHBONEバスアクセス • 事前ロー ド 済み制御レ ジ ス タ及び直接 リ セ ッ ト 入力を備えた ス タ ン ド ア ロ ン ・ モー ド
図 9-16. タ イ マ / カ ウ ン タ のブ ロ ッ ク 図
Trigger Event (tc_ic)
Reset (tc_rstn)
Clock (tc_clki)
こ の タ イ マ / カ ウ ン タは WISHBONE イ ン ターフ ェ イ ス及び特定の信号 (ク ロ ッ ク 、 リ セ ッ ト 、 割 り 込み、 タ
イ マ出力、イベン ト ト リ ガな ど)を通し てPLD コ ア ロ ジ ッ ク と 通信し ます。こ の タ イ マ/カ ウ ン タはWISHBONE
イ ン ターフ ェ イ ス付きでデザイ ンに含める こ と も、 あ るいは WISHBONE イ ン ターフ ェ イ スな しで含める こ
と も可能です。
タイマ/カウンタの動作モード
タ イ マ / カ ウ ン タは柔軟な IP で、 4 通 り の動作モー ド があ り ます。 こ れら のモー ド は、 イベン ト の順序及び
パルス幅変調に関係し た各種のシ ス テムニーズを満たすよ う に設計 さ れています。
• 比較一致時の タ イ マ ク リ ア
• ウォッチド ッグタイマ
• 高速 PWM
• 位相及び周波数補正 PWM
WISHBONE Slave Interface
TCTOPSET
TCOCRSET
TCICR
TCCR0,1,2
TCSR0
TCIRQ
TCIRQEN
to logic block
to counter
PRE-SCALE
Timer/Counter Registers and Logic
Clear Timer on Compare Match Mode (比較一致時タ イ マ ク リ ア ・ モー ド )
カ ウ ン タは、カ ウ ン タ値(TCCNT レ ジ ス タ)が TCTOP レ ジ ス タ に ロー ド 済み値に一致する と 自動的に 0x0000
にク リアされます。TCTOPレジスタの値は、WISHBONEレジスタによ り動的に更新するこ と も、 あるいは、
IP 生成時に IPexpress で割 り 当て ら れた静的な値をそ こ に保持する こ と も で き ます。 TCTOP レ ジ ス タ のデ
フ ォル ト 値は 0xFFFF です。
9-33
TCTOP
TCOCR
16-bit Counter
TCCNT
Timer/Counter
Logic
Output (tc_oc)
Interrupt (tc_int)

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
オー ト ク リ アの際に、 TCTOP レジス タは WISHBONE イ ン ターフ ェ イ ス経由で提供された新規の値で更新さ
れ、 オーバフ ローフ ラ グが 1 ク ロ ッ ク サイ ク ルの間アサー ト され、 そ し てカ ウ ン タの出力が ト グルし ます。
ト ッ プカ ウ ン タ値を定義する ために タ イ マカ ウ ン タ に ロー ド さ れるデータは、 二度レ ジ ス タ でサンプル さ れ
ます。 WISHBONE ホ ス ト はこ のデータ を TCTOPSET レジス タにラ イ ト し、 そ し て次にそのデータはオー ト
クリア時に自動的にTCTOPレジスタにロードされます。したがって、新規のトップ値は、オーバフローフ
ラ グの後、 及びその ト ッ プ値までのカ ウ ン ト ア ッ プ中に TCTOPSET レ ジ ス タ に ラ イ ト で き ます。 TCTOP レ
ジ ス タ の値を更新する と 、 タ イ マカ ウ ン タ の出力信号の周波数が変化し ます。
カウンタ値をキャプチャするためのインプッ トキャプチャ ・ ト リガイベントは、 いつでも与えられます。 こ
れは一般的に、 特定の外部イベン ト の タ イ ム ス タ ンプ と し て使用 さ れます。
図 9-17. タ イ マ / カ ウ ン タ の出力波形
Period 1 Period 2
Period 3
Period 4
OC
CNT
OVF
Top 0 1 Counting Up Top 0 1 Counting Up Top 0 1
Watchdog Timer Mode (ウ ォ ッ チ ド ッ グ タ イ マ ・ モー ド )
ウ ォ ッ チ ド ッ グ タ イ マは、 シ ス テム動作時の振る舞いの監視に使用 さ れ、 シ ス テムのマ イ ク ロ コ ン ト ローラ
や組み込みス テー ト マシンが処理中にハン グア ッ プ し た場合に、 リ セ ッ ト ま たは割 り 込みを生成し ます。 一
つのシナ リ オ と し て、 マ イ ク ロ コ ン ト ローラ が タ イ ム ア ウ ト 期間を設定後、 カ ウ ン タ を 0x0000 か ら開始し て
か ら特定の処理に入る場合があ り ます。 マ イ ク ロ コ ン ト ローラ が処理か ら戻ら なければ、 タ イ マはオーバフ
ローし、 コン ト ローラがその処理から抜け出すために割り込みをアサート します。 タイマオーバフロー ・ イ
ベン ト の前に処理を完了し た場合、 マ イ ク ロ コ ン ト ローラ はカ ウ ン タ を リ セ ッ ト する必要があ り ます。 処理
中に、 非同期イベン ト は、 カ ウ ン タ値を TCICR レ ジ ス タ にキ ャ プチ ャする ための イ ンプ ッ ト キ ャ プチ ャ ・ ト
リ ガ イベン ト (tc_ic IP 信号) を アサー ト する こ と があ り ます。 キ ャ プチャ さ れたカ ウ ン タ値はタ イ ム ス タ ン
プとして扱われます。
ウ ォ ッ チ ド ッ グ ・ モー ド におけ る タ イ マ / カ ウ ン タ の こ れ以外の実用的な使用法 と し ては、 定期的にシ ス テ
ムモジ ュールを OFF にする こ と 、 ま たはパワーコ ン ト ローラ (MachXO2 のオンチ ッ プ ・ パワーコ ン ト ロー
ラ な ど) を同期化する こ と があ り ます。
ウォッチドッグタイマ・モードで最もよく使用されるタイマ/カウンタのポートは、 クロック、 リセッ ト及
び割 り 込みです。 必要に応じ て WISHBONE イ ン ターフ ェ イ ス を使用し て、 TCICR レ ジ ス タ か ら タ イ ム ス タ
ンプを リード してカウンタ ト ップ値を更新できます。
Fast PWM Mode (高速 PWM モー ド )
PWM (Pulse Width Modulation、 パルス幅変調) はアナロ グ回路をデジ タル制御する ために よ く 使用 さ れる手
法です。 PWM は矩形パルス波を使用し、 そのパルス幅を変調する こ と で、 波形の平均値が変化し ます。 カ ウ
ン タ の ト ッ プ値を定義する ために TCTOP レ ジ ス タ に 16 ビ ッ ト デジ タル値を ロー ド する こ と に よ って、波形
の周期 と デューテ ィ サ イ ク ルを変化させる こ と がで き、 同様に TCOCR レ ジ ス タ にカ ウ ン タ出力 と の比較値
をロードします。
タ イ マ / カ ウ ン タ の出力は、 カ ウ ン タ値が TCTOP レ ジ ス タ に ロー ド 済みの ト ッ プ値に一致する と 自動的に
ク リ ア さ れ、 カ ウ ン タ値が TCOCR レ ジ ス タ に ロー ド 済みの比較値に一致する と セ ッ ト さ れます。 ク リ ア /
9-34

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
セ ッ ト 機能は逆にする こ と ができ ます。 即ちカ ウ ン タ値が ト ッ プ値に一致し た と きにタ イマ / カ ウ ン タの出
力をセ ッ ト し、 カ ウ ン タ値が比較値に一致し た と き に ク リ アする よ う にで き ます。
割 り 込み線は、 OVF (Overflow Flag、 オーバフ ロー ・ フ ラ グ) と OCRF (Output Compare Flag、 ア ウトプッ
トコンペア・フラグ) に使用できます。
図 9-18 に PWM 波形の生成を示し ます。 タ イ マ / カ ウ ン タ の出力はカ ウ ン タ が ト ッ プ値に一致し た と き に
セ ッ ト さ れ、 カ ウ ン タ が比較値に一致し た と き に ク リ アする よ う に構成 さ れています。
図 9-18. PWM 波形の生成
Period 1 Period 2
Period 3
Period 4
OC
CNT
OVF
OCRF
top 0 1 ... ocr ocr+1 ... Top 0 1 ... ocr ocr+1 ... Top 0 1
Phase and Frequency Correct PWM Mode (位相及び周波数補正 PWM モー ド )
位相及び周波数補正 PWM モー ド では、 カ ウ ン タ が ト ッ プ値 (” ト ッ プ値 -1”) までカ ウ ン ト ア ッ プする と 、
カ ウ ン ト 方向がア ッ プか ら ダ ウ ンに変化し ます。 カ ウ ン タ が 0x0001 か ら 0x0000 にカ ウ ン ト ダ ウ ンする と き
に、 以下が実行されます。
1. TCTOPSET レ ジ ス タ に ロー ド 済みの値で tCTOP が更新される
2. TCOCRSET レ ジ ス タ に ロー ド 済みの値で tCOCR が更新される
3. オーバフ ロー OVF が 1 ク ロ ッ ク サ イ ク ルだけアサー ト さ れる
タ イ マ / カ ウ ン タ の出力は、 カ ウ ン タ値が TCOCR レ ジ ス タ の比較値に一致し た と き にのみ更新さ れます。
こ れは 1 周期内に 2 回発生し ます。 最初の一致はカ ウ ン タ のカ ウ ン ト ア ッ プ時に発生し、 2 回目の一致はカ
ウ ン タのカ ウ ン ト ダウ ン時に発生し ます。 OCRF は両方の一致でアサー ト されます。 タ イマ / カ ウ ン タの出
力は、 最初の比較一致でセ ッ ト さ れ、 2 回目の比較一致で ク リ ア さ れます。 セ ッ ト と ク リ アの順序は逆にす
ることができます。
こ のモー ド では、 ユーザは生成された波形の周波数 ( ト ッ プ値に基づ く ) と 位相 (比較値に基づ く ) を調整
できます。
9-35

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-19. 位相及び周波数補正 PWM の波形生成
OC
Direction
CNT
OVF
OCRF
タイマ/カウンタのIP信号
表 9-29 に IP で生成される信号を示し ます。 各信号の説明には使用法 と 、 それを設計プ ロ ジ ェ ク ト で接続す
る方法が示されています。
表 9-29. タ イ マ / カ ウ ン タ ~ IP 信号
信号名 I/O ビ ッ ト 幅 記 述
tc_clki 入力 1
タ イ マ / カ ウ ン タは入力 ク ロ ッ ク 信号。 オンチ ッ プ ・ オシ レータ に接続する こ と がで
きる
tc_rstn 入力 1 こ れは Low ア ク テ ィ ブの リ セ ッ ト 信号で、 16 ビ ッ ト カ ウ ン タ を リ セ ッ ト する
tc_ic 入力 1
Period 1 Period 2
Period 3
Counting
UP
1 0 1 ... ocr ocr+1 ... top-1 top top-1 ... ocr ocr-1 ... 1 0 1
こ れは High ア ク テ ィ ブの入力捕獲 ト リ ガ イベン ト で、 WISHBONE イ ン ターフ ェ イ ス
のあ る非 PWM モー ド に適用さ れる。 イ ネーブル さ れる と 、 本信号の立ち上 り エ ッ ジ
が検出される と 、 カ ウ ン タ値 (TCCNT レ ジ ス タ) を キ ャ プチャする ために同期化 さ
れ、 TCICR にそれを ロー ド する こ と によ って WISHBONE イ ン ターフ ェ イ スか ら値に
ア ク セスで き る よ う に さ れる。 一般的な使用法は、 カ ウ ン タ に よ って タ イ ム ス タ ンプ
動作を実行する こ と
tc_int 出力 1
こ れは割 り 込み信号で、 オーバフ ローや出力コ ンペアマ ッ チ ( 比較一致 )、 ま たはイ
ンプ ッ ト ・ キ ャ プチ ャ の よ う な特定の イベン ト の発生を示す
tc_oc 出力 1 タ イ マ / カ ウ ン タ出力信号
タイマ/カウンタ ・レジスタ
タ イ マ / カ ウ ン タは制御レ ジ ス タ、 ス テータ ス レ ジ ス タ、 及びデータ レ ジ ス タ の組を利用する こ と に よ り 、
EFB WISHBONE イ ン ターフ ェ イ ス経由で PLD ロ ジ ッ ク と 通信し ます。表 9-30 にレ ジ ス タ名 と その機能を示
します。 これらのレジスタは EFBレジスタマップのサブセッ トになっています。各レジスタの特定のアドレ
スについては、 EFB レ ジ ス タ マ ッ プを参照し て く だ さ い。
9-36
Counting
DOWN

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-30. タ イ マ / カ ウ ン タ ・ レ ジ ス タ
タイマ/カウンタ
レジスタ名
レジスタ機能 アドレス アクセス
TCCR0 制御レ ジ ス タ 0 0x5E Read/Write
TCCR1 制御レ ジ ス タ 1 0x5F Read/Write
TCTOPSET0 ト ッ プ (Top) カ ウ ン タ値 [7:0] をセ ッ ト 0x60 Write
TCTOPSET1 ト ッ プ (Top) カ ウ ン タ値 [15:8] をセ ッ ト 0x61 Write
TCOCRSET0 比較カ ウ ン タ値 [7:0] をセ ッ ト 0x62 Write
TCOCRSET1 比較カ ウ ン タ値 [15:8] をセ ッ ト 0x63 Write
TCCR2 制御レ ジ ス タ 2 0x64 Read/Write
TCCNT0 カ ウ ン タ値 [7:0] 0x65 Read
TCCNT1 カ ウ ン タ値 [15:8] 0x66 Read
TCTOP0 現在の ト ッ プ (Top) カ ウ ン タ値 [7:0] 0x67 Read
TCTOP1 現在の ト ッ プ (Top) カ ウ ン タ値 [15:8] 0x68 Read
TCOCR0 現在の比較カ ウ ン タ値 [7:0] 0x69 Read
TCOCR1 現在の比較カ ウ ン タ値 [15:8] 0x6A Read
TCICR0 現在のキ ャ プチ ャ カ ウ ン タ値 [7:0] 0x6B Read
TCICR1 現在のキ ャ プチ ャ カ ウ ン タ値 [15:8] 0x6C Read
TCSR0 ス テータ ス レ ジ ス タ 0x6D Read
TCIRQ 割 り 込み要求 0x6E Read/Write
TCIRQEN 割 り 込み要求イ ネーブル 0x6F Read/Write
注 : 特に指定し ない限 り 、 書き込み可能レ ジ ス タ の全予約ビ ッ ト には '0' が書かれなければな り ません。
表 9-31. タ イ マ / カ ウ ン タ制御 0
TCCR0 0x5E
ビッ ト 7 6 5 4 3 2 1 0
名称 RSTEN (Rsrv) PRESCALE[2:0] CLKEDGE CLKSEL (Rsvd)
デフォル ト 0 0 0 0 0 0 0 0
アクセス R/W — R/W R/W R/W R/W R/W —
RSTEN PLD ロ ジ ッ ク か ら リ セ ッ ト 信号 (tc_rstn) が タ イ マ / カ ウ ン タ の コ アに入力 さ れる こ と
を許容する。
1: 外部 リ セ ッ ト をデ ィ セーブル
0: 外部 リ セ ッ ト をデ ィ セーブル
PRESCALE[2:0] タ イ マ / カ ウ ン タへの ク ロ ッ ク 入力を分周する ために使用 さ れる。
000: ス タ テ ィ ッ ク (ク ロ ッ ク はデ ィ セーブル)
001: 1 で分周
010: 8 で分周
011: 64 で分周
100: 256 で分周
101: 1024 で分周
110: ( 予約 )
111: ( 予約 )
CLKEDGE 入力 ク ロ ッ ク ソ ースの有効エ ッ ジを選択する ために使用 さ れる。 タ イ マ / カ ウ ン タは
入力 ク ロ ッ ク ソ ースの有効エ ッ ジでス テー ト を更新する。
0: 立ち上 り エ ッ ジ
9-37

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
1: 立ち下 り エ ッ ジ
CLKSEL 入力 ク ロ ッ ク の ソ ース を定義する。
0: ク ロ ッ ク ツ リ ー
1: オンチ ッ プ ・ オシ レータ
表 9-32. タ イ マ / カ ウ ン タ制御 1
TCCR1 0x5F
ビッ ト 7 6 5 4 3 2 1 0
名称 (Rsrv) SOVFEN ICEN TSEL OCM[1:0] TCM[1:0]
デフォル ト 0 0 0 0 0 0 0 0
アクセス — R/W R/W R/W R/W R/W R/W R/W
SOVFEN 割 り 込み出力信号 と 共に使用さ れる オーバフ ロー ・ フ ラ グ を イ ネーブルする。
WISHBONEインターフェイスがなく、 タイマ / カウンタがスタンドアロンであると
きにセッ ト される。
0: デ ィ セーブル
1: イ ネーブル
注;本ビ ッ ト がセ ッ ト さ れる と 、 OCRF や ICRF な どの他のフ ラ グは割 り 込み出力信号に接続 さ
れません。
ICEN カ ウ ン タ値をキ ャプチャする動作の実行を可能にする。 ユーザは、 TCICR0/1 レジス
タにカウンタ値をロードするために、"tc_ic"信号をアサートするこ とができる。キャ
プチャ された値は、 特定イベン ト のタ イマス タ ンプ と しての役割を持つこ と ができ
る。
0: デ ィ セーブル
1: イ ネーブル
TSEL カ ウ ン タ に TCTOPSET0/1 値の自動ロー ド を イ ネーブルする。 デ ィ セーブルする と 、
値 0xFFFF が自動ロー ド さ れる。
0: デ ィ セーブル
1: イ ネーブル
OCM[1:0] タ イ マ / カ ウ ン タ の出力信号の機能を選択する。 選択で き る機能は、 ス タ テ ィ ッ ク
(Static)、 ト グル (Toggle)、 セ ッ ト / ク リ ア、 そ し て ク リ ア / セ ッ ト 。
全タイマ / カウンタモード :
00: 出力はス タ テ ィ ッ ク Low
非PWMモード :
01: TOP マ ッ チで ト グル
高速 PWM モー ド :
10: TOP マ ッ チで ク リ ア、 OCR マ ッ チでセ ッ ト
11: TOPマッチでセッ ト、 OCRマッチでクリア 位相 ・ 周波数補正 PWM モー ド :
10: カウンタがインク リ メント中OCRマッチでクリア、カウンタがディク リ メン
ト中にOCRマッチでセッ ト
11: カウンタがインク リ メント中OCRマッチでセット、カウンタがディク リ メン
ト中にOCRマッチでクリア
TCM[1:0] Timer Counter Mode (タ イ マカ ウ ン タ ・ モー ド )。 タ イ マ / カ ウ ン タ の動作モー ド を定
義する。
00: ウ ォ ッ チ ド ッ グ タ イ マ ・ モー ド
9-38

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
01: 比較マ ッ チ時タ イ マ ク リ ア ・ モー ド
10: 高速 PWM モー ド
11: 位相 ・ 周波数補正 PWM モー ド
表 9-33. タ イ マ / カ ウ ン タ ・ ト ッ プカ ウ ン タ値設定 0
TCTOPSET0 0x60
ビッ ト 7 6 5 4 3 2 1 0
名称 TCTOPSET[7:0]
デフォルト 1 1 1 1 1 1 1 1 1
ア ク セ ス R/W R/W R/W R/W R/W R/W R/W R/W
1. ハー ド ウ ェ アのデフ ォル ト 値は、 EFB コ ンポーネン ト ・ イ ン ス タ ン ス化パ ラ メ ータ に よ って上書き さ れる こ と があ り ま
す。
表 9-34. タ イ マ / カ ウ ン タ ・ ト ッ プカ ウ ン タ値設定 1
TCTOPSET1 0x61
ビッ ト 7 6 5 4 3 2 1 0
名称 TCTOPSET[15:8]
デフォルト 1 1 1 1 1 1 1 1 1
ア ク セ ス R/W R/W R/W R/W R/W R/W R/W R/W
1. ハー ド ウ ェ アのデフ ォル ト 値は、 EFB コ ンポーネン ト ・ イ ン ス タ ン ス化パ ラ メ ータ に よ って上書き さ れる こ と があ り ま
す。
カ ウ ン タ が現在のカ ウ ン ト サ イ ク ルを完了する と 、 TCTOPSET0/1 の値が TCTOP0/1 レ ジ ス タ に ロー ド さ れ
ます。 使用法の詳細については、 タ イ マ / カ ウ ン タ の動作モー ド を参照し て く だ さ い。
TCTOPSET0 レ ジ ス タは ト ッ プ値の下位 8 ビ ッ ト 値 [7:0] を保持し ます。 TCTOPSET1 レ ジ ス タは ト ッ プ値の
上位 8 ビ ッ ト 値 [15:8] を保持し ます。
表 9-35. タ イ マ / カ ウ ン タ比較カ ウ ン タ値設定 0
TCOCRSET0 0x62
ビッ ト 7 6 5 4 3 2 1 0
名称 TCOCRSET[7:0]
デフォルト 1 1 1 1 1 1 1 1 1
ア ク セ ス R/W R/W R/W R/W R/W R/W R/W R/W
1. ハー ド ウ ェ アのデフ ォル ト 値は、 EFB コ ンポーネン ト ・ イ ン ス タ ン ス化パ ラ メ ータ に よ って上書き さ れる こ と があ り ま
す。
表 9-36. タ イ マ / カ ウ ン タ比較カ ウ ン タ値設定 1
TCOCRSET1 0x63
ビッ ト 7 6 5 4 3 2 1 0
名称 TCOCRSET[15:8]
デフォルト 1 1 1 1 1 1 1 1 1
ア ク セ ス R/W R/W R/W R/W R/W R/W R/W R/W
1. ハー ド ウ ェ アのデフ ォル ト 値は、 EFB コ ンポーネン ト ・ イ ン ス タ ン ス化パ ラ メ ータ に よ って上書き さ れる こ と があ り ま
す。
ウ ン タ が現在のカ ウ ン ト サ イ ク ルを完了する と 、TCOCRSET0/1 の値が TCOCR0/1 レ ジ ス タ に ロー ド さ れま
す。 使用法の詳細については、 タ イ マ / カ ウ ン タ の動作モー ド を参照し て く だ さ い。
9-39

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
TCOCRSET0 レ ジ ス タは比較値の下位 8 ビ ッ ト 値 [7:0] を保持し ます。 TCOCRSET1 レ ジ ス タは比較値の上位
8 ビ ッ ト 値 [15:8] を保持し ます。
表 9-37. タ イ マ / カ ウ ン タ制御 2
TCCR2 0x64
ビッ ト 7 6 5 4 3 2 1 0
名称 (Reserved) WBFORCE WBRESET WBPAUSE
デフォル ト 0 0 0 0 0 0 0 0
アクセス — — — — — R/W R/W R/W
WBFORCE 非 PWM モー ド では、カ ウ ン タ値が比較(TCOCR)値 と 一致し たか、ト ッ プ値(TCTOP)
と 一致し たかの よ う に、 カ ウ ン タ の出力が強制的にセ ッ ト さ れる。
0: デ ィ セーブル
1: イ ネーブル
WBRESET WISHBONE イ ン ターフ ェ イ スか ら本レ ジ ス タ に '1' を ラ イ ト する と 、 カ ウ ン タ が リ
セッ ト される。 マニュアルで ’0’ にク リアする。 WISHBONEクロックドメインで立 ち上が り が検出される と 、 カ ウ ン タは次の tc_clki に同期し て リ セ ッ ト さ れる。 ク ロ ッ
ク ド メ イ ン を跨ぐ関係で、 リ セ ッ ト が有効にな る まで 1 ク ロ ッ ク の不確定期間があ
る。 本ビッ トは WBPAUSE よ り も優先される。
0: デ ィ セーブル
1: イ ネーブル
WBPAUSE 16 ビ ッ ト カ ウ ン タ を一時停止 (Pause) する
1: 一時停止
0: 正常
表 9-38. 1 タイマ/カウンタ ・カウンタ値 0
TCCNT0 0x65
ビッ ト 7 6 5 4 3 2 1 0
名称 TCCNT[7:0]
デフォルト 0 0 0 0 0 0 0 0
アクセス R R R R R R R R
表 9-39. 2 タイマ/カウンタ ・カウンタ値 1
TCCNT1 0x66
ビッ ト 7 6 5 4 3 2 1 0
名称 TCCNT[15:8]
デフォルト 0 0 0 0 0 0 0 0
アクセス R R R R R R R R
レ ジ ス タ TCCNT0 及び TCCNT1 は 8 ビ ッ ト レ ジ ス タ で、 こ れら の組み合わせに よ ってカ ウ ン タ値を保持し
ます。 WISHBONE ホス ト は、 これらのレジスタに対する リードオン リ ・ アクセスができます。
TCCNT0 レ ジ ス タはカ ウ ン タ値の下位 8 ビ ッ ト 値 [7:0] を保持し ます。 TCCNT1 レ ジ ス タはカ ウ ン タ値の上
位8ビット値[15:8]を保持します。
1.オリジナル英語版Ver.2.3ではFigure.9-20とある。日本語版では図番と表番をそのまま連番としている
2.オリジナル英語版Ver.2.3ではFigure.9-21とある。日本語版では図番と表番をそのまま連番としている
9-40

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-40. タ イ マ / カ ウ ン タ現在の ト ッ プカ ウ ン タ値 0
TCTOP0 0x67
ビッ ト 7 6 5 4 3 2 1 0
名称 TCTOP[7:0]
デフォルト 1 1 1 1 1 1 1 1
アクセス R R R R R R R R
表 9-41. タ イ マ / カ ウ ン タ現在の ト ッ プカ ウ ン タ値 1
TCTOP1 0x68
ビッ ト 7 6 5 4 3 2 1 0
名称 TCTOP[15:8]
デフォルト 1 1 1 1 1 1 1 1
アクセス R R R R R R R R
レ ジ ス タ TCTOP0 及び TCTOP1 は 8 ビ ッ ト レ ジ ス タ で、 こ れ ら の組み合わせに よ って、 TCTOPSET0/1 か ら
の 16 ビ ッ ト 値を受けと り ます。 これらのレジスタに格納されているデータは、カウンタの ト ップ値を表し ま
す。 カ ウ ン タ が現在のカ ウ ン ト サ イ ク ルを完了する と 、 こ れら のレ ジ ス タは更新されます。 WISHBONE ホ ス
ト は こ れら のレ ジ ス タ に リ ー ド オン リ ・ ア ク セ スが可能です。 使用法の詳細については、 タ イ マ / カ ウ ン タ
の動作モード を参照し て く ださい。
TCTOP0 レ ジ ス タは ト ッ プ値の下位 8 ビ ッ ト 値 [7:0] を保持し、TCTOP1 レ ジ ス タは上位 8 ビ ッ ト 値 [15:8] を
保持し ます。
表 9-42. タ イ マ / カ ウ ン タ現在の比較カ ウ ン タ値 0
TCOCR0 0x69
ビッ ト 7 6 5 4 3 2 1 0
名称 TCOCR[7:0]
デフォルト 1 1 1 1 1 1 1 1
アクセス R R R R R R R R
表 9-43. タ イ マ / カ ウ ン タ現在の比較カ ウ ン タ値 1
TCOCR1 0x6A
ビッ ト 7 6 5 4 3 2 1 0
名称 TCOCR[15:8]
デフォルト 1 1 1 1 1 1 1 1
アクセス R R R R R R R R
レ ジ ス タ TCOCR0 及び TCOCR1 は 8 ビ ッ ト レ ジ ス タ で、 こ れら の組み合わせに よ って、 TCOCRSET0/1 か
ら の 16 ビ ッ ト 値を受け と り ます。 こ れら のレ ジ ス タ に格納されてい るデータは、 カ ウ ン タ の比較値を表し ま
す。 カ ウ ン タ が現在のカ ウ ン ト サ イ ク ルを完了する と 、 こ れら のレ ジ ス タは更新されます。 WISHBONE ホ ス
ト は こ れら のレ ジ ス タ に リ ー ド オン リ ・ ア ク セ スが可能です。 使用法の詳細については、 タ イ マ / カ ウ ン タ
の動作モード を参照し て く ださい。
TCOCR0 レ ジ ス タは比較値の下位 8 ビ ッ ト 値 [7:0] を保持し、 TCOCR1 レ ジ ス タは上位 8 ビ ッ ト 値 [15:8] を
保持し ます。
9-41

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-44. タ イ マ / カ ウ ン タ現在のキ ャ プチ ャ カ ウ ン タ値 0
TCICR0 0x6B
ビッ ト 7 6 5 4 3 2 1 0
名称 TCICR[7:0]
デフォルト 0 0 0 0 0 0 0 0
アクセス R R R R R R R R
表 9-45. タ イ マ / カ ウ ン タ現在のキ ャ プチ ャ カ ウ ン タ値 1
TCICR1 0x6C
ビッ ト 7 6 5 4 3 2 1 0
名称 TCICR[15:8]
デフォルト 0 0 0 0 0 0 0 0
アクセス R R R R R R R R
レ ジ ス タ TCICR0 及び TCICR1 は 8 ビ ッ ト レ ジ ス タ で、 こ れら の組み合わせに よ ってカ ウ ン タ値を保持で き
ます。 ト リガイベン ト である tc_ic IP 信号がアサート される と、カウンタ値はこれらのレジスタにロード され
ます。 キ ャ プチャ値は特定のシ ス テム イベン ト の タ イ ム ス タ ンプ と し て よ く 使用 さ れます。 WISHBONE ホ ス
ト は、 こ れら のレ ジ ス タ に対する リ ー ド オン リ ・ ア ク セ スがで き ます。
TCICR0 レ ジ ス タはカ ウ ン タ値の下位 8 ビ ッ ト 値 [7:0] を保持し ます。 TCICR1 レ ジ ス タはカ ウ ン タ値の上位
8 ビ ッ ト 値 [15:8] を保持し ます。
表 9-46. タ イ マ / カ ウ ン タ ・ ス テータ ス レ ジ ス タ
TCSR 0x6D
ビッ ト 7 6 5 4 3 2 1 0
名称 (Reserved) BTF ICRF OCRF OVF
デフォル ト — — — — 0 0 0 0
アクセス — — — — R R R R
BTF Bottom Flag (ボ ト ム フ ラ グ)。 カ ウ ン タ が値 0 に達する と アサー ト さ れる。 本レ ジ ス
タにライ ト動作を行う と、 本フラグがク リ アされる。
1: カ ウ ン タ値がゼ ロ に達し た
0: カ ウ ン タ値がゼ ロ に達し ていない
ICRF Capture Counter Flag (キ ャ プチ ャ カ ウ ン タ ・ フ ラ グ)。 ユーザが TC_IC 入力信号を ア
サートするとアサート される。カウンタ値はTCICR0/1レジスタにキャプチャされる。
本レジスタにラ イ ト 動作を行う と、本フラグがク リ アされる。本ビ ッ ト は割り込みを
発生可能。
1: TC_IC 信号がアサー ト さ れた
0: 通常
OCRF Compare Match Flag (比較一致フ ラ グ)。 カ ウ ン タ が TCOCR0/1 レ ジ ス タ の値 と 一致
するとアサートされる。本レジスタにライト動作を行うと、本フラグがクリアされ
る。 本ビ ッ ト は割 り 込みを発生可能。
1: カ ウ ン タ マ ッ チ
0: 通常
OVF Overflow Flag (オーバフ ローフ ラ グ)。 カ ウ ン タ が TCTOP0/1 レ ジ ス タ の値 と 一致す
る とアサート される。 本レジスタにラ イ ト動作を行う と、 本フラグがク リ アされる。
本ビ ッ ト は割 り 込みを発生可能。
9-42

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
1: カ ウ ン タ マ ッ チ
0: 通常
表 9-47. タ イ マ / カ ウ ン タ割 り 込みス テータ ス
TCIRQ 0x6E
ビッ ト 7 6 5 4 3 2 1 0
名称 (Reserved) IRQICRF IRQOCRF IRQOVF
デフォル ト 0 0 0 0 0 0 0 0
アクセス — — — — — R/W R/W R/W
IRQICRF Interrupt Status for Capture Counter Flag (キ ャ プチャ カ ウ ン タ ・ フ ラ グの割 り 込みス
テータ ス)。 イ ネーブルする と 、 ICRF がアサー ト さ れた こ と を示す。 本ビ ッ ト に '1'
をライ トすると、 割り込みがクリアされる。 1: キ ャ プチャ カ ウ ン タ ・ フ ラ グ割 り 込み
0: 割 り 込みな し
IRQOCRF Interrupt Status for Compare Match Flag (比較一致フ ラ グの割 り 込みス テータ ス) 。 イ
ネーブルする と、 OCRF がアサート されたこ とを示す。 本ビッ ト に '1' をラ イ トする
と、割り込みがクリアされる。割り込みラインがアサート されるのは1クロックサイ クルのみ。
1: 比較一致フ ラ グ割 り 込み
0: 割 り 込みな し
IRQOVF Interrupt Status for Overflow Flag(オーバフ ローフ ラ グの割 り 込みス テータ ス)。イ ネー
ブルする と 、 OVF がアサー ト さ れた こ と を示す。 本ビ ッ ト に '1' を ラ イ ト する と 、 割
り込みがクリアされる。割り込みラインがアサート されるのは1クロックサイクルの み。
1: オーバフ ローフ ラ グ割 り 込み
0: 割 り 込みな し
表 9-48. タ イ マ / カ ウ ン タ割 り 込みイ ネーブル
TCIRQEN 0x6F
ビッ ト 7 6 5 4 3 2 1 0
名称 (Reserved) IRQICRFEN IRQOCRFEN IRQOVFEN
デフォル ト 0 0 0 0 0 0 0 0
アクセス — — — — — R/W R/W R/W
IRQICRFEN Capture Counter Flag (キ ャ プチ ャ カ ウ ン タ フ ラ グ) 割 り 込み要求イ ネーブル
1: 割 り 込み生成イ ネーブル
0: 割 り 込み生成デ ィ セーブル
IRQOCRFEN Compare Match Flag (コ ンペアマ ッ チフ ラ グ) 割 り 込み要求イ ネーブル
1: 割 り 込み生成イ ネーブル
0: 割 り 込み生成デ ィ セーブル
IRQOVFEN Overflow Flag (オーバフ ローフ ラ グ) 割 り 込み要求イ ネーブル
1: 割 り 込み生成イ ネーブル
0: 割 り 込み生成デ ィ セーブル
9-43

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
IPexpress に よ る タ イ マ / カ ウ ン タ の構成
IPexpress に よ って タ イ マ / カ ウ ン タ機能のパ ラ メ ータ を設定し て、 EFB プ リ ミ テ ィ ブを生成で き ます。 EFB
GUI で Timer/Counter タ ブを選択する と 、タ イ マ / カ ウ ン タ コ アの構成可能なパ ラ メ ータ設定が表示されます。
タイマ / カウンタは WISHBONE インターフェイス付きで使用することも、 あるいは WISHBONE インター
フ ェ イ ス な し で使用する こ と も可能です。 WISHBONE イ ン ターフ ェ イ ス な し で使用する場合、 IPexpress の
EFB GUI で値を選択 / 入力で き ます。 値はタ イ マ / カ ウ ン タ のレ ジ ス タ にプ ロ グ ラ マブル ・ ビ ッ ト ス ト リ ー
ムでプ ロ グ ラ ム さ れます。 タ イ マ / カ ウ ン タ を WISHBONE イ ン ターフ ェ イ ス付き で使用する と 、 ユーザは
WISHBONE イ ン ターフ ェ イ ス経由でレ ジ ス タ の内容を動的に更新で き ます。 主要な EFB GUI であ る EFB
Enables タ ブでは、 ユーザはタ イ マ / カ ウ ン タ使用時の WISHBONE イ ン ターフ ェ イ スの有無の選択を行 う こ
とができます。
図 9-20 に タ イ マ / カ ウ ン タ を特定の設計用に構成し た例を示し ます。
図 9-20. IPexpress に よ る EFB モジ ュールの タ イ マ / カ ウ ン タ機能のパ ラ メ ータ設定
Mode Selections (モード選択)
このオプションでは、 ユーザは次の 4つの動作モードの 1つを選択できます。
• CTCM ~ 比較一致時の タ イ マ ク リ ア
• WATCHDOG ~ ウ ォ ッ チ ド ッ グ タ イ マ
• FASTPWM ~ 高速 PWM
• PFCPWM ~ 位相及び周波数補正 PWM
ま た、 タ イ マ / カ ウ ン タ IP の出力信号 (tc_oc) の機能を選択で き ます。 選択可能な機能は次の と お り です。
• STATIC ~ タ イ マ / カ ウ ン タ の出力は静的な Low
• TOGGLE ~ タ イ マ / カ ウ ン タの出力は条件が満た された場合に ト グルする
• WAV_GENERATE ~ 波形は条件が満た さ れた場合にセ ッ ト / ク リ アのアサー ト に よ って生成 さ れる
• INV_WAV_GENERATE ~ 波形の反転
9-44

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
タ イ マ / カ ウ ン タは WISHBONE イ ン ターフ ェ イ スに よ り 動的に制御可能であ る ため、デバ イ ス動作中にモー
ド を更新するオプシ ョ ンがユーザに用意されています。 WISHBONE イ ン ターフ ェ イ スによ る動作について
は、 タ イ マ / カ ウ ン タ のレ ジ ス タ定義を参照し て く だ さ い。
Clock Selection (ク ロ ッ クの選択)
入力クロ ッ ク ソースのエッジ (立ち上り / 下り) を選択したり、 オンチップ ・ オシレータの使用を有効にし
た り で き ます。 プ リ ス ケール分周器の値は、 16 カ ウ ン タ に到達する前に入力 ク ロ ッ ク を分周する ために提供
されます。
タ イ マ / カ ウ ン タは WISHBONE イ ン ターフ ェ イ スに よ り 動的に制御可能であ る ため、 プ リ ス ケールレ ジ ス
タ の分周値を更新する オプシ ョ ンがユーザに用意さ れています。 WISHBONE イ ン ターフ ェ イ スに よ る オペ
レーシ ョ ンについては、 タ イマ / カウンタのレジスタ定義を参照して ください。
Counter Values (カウンタ値)
カ ウ ン タ の ト ッ プ値及び比較値を選択で き ます。 タ イ マ / カ ウ ン タは WISHBONE イ ン ターフ ェ イ スに よ り
動的に制御可能であ る ため、 デバイ ス動作中にカ ウ ン タ値を更新する オプシ ョ ンがユーザに用意 さ れていま
す。WISHBONEインターフェイスによるオペレーシ ョ ンについては、 タイマ / カウンタのレジスタ定義を参
照してください。
Enable Interrupt Registers (割り込みイネーブルレジス タ)
こ れら の設定では、 ユーザはタ イ マ / カ ウ ン タ の特定の割 り 込み要求を イ ネーブルにで き ます。 選択可能な
割 り 込み要求は次の と お り です。
• Overflow (オーバフ ロー) ~ WISHBONE イ ン ターフ ェ イ スで使用 さ れ、 WISHBONE で使用可能な全ての
割 り 込み信号 と 論理和が取ら れる。 OR ゲー ト の出力は タ イ マ / カ ウ ン タ IP 割 り 込み出力信号 (tc_int)
に直接配線されてい る
• Output Compare Match (ア ウ ト プ ッ ト コ ンペア一致) ~ WISHBONE イ ン ターフ ェ イ スで使用 さ れ、
WISHBONE で使用可能な全ての割 り 込み信号 と 論理和が取ら れる。 OR ゲー ト の出力は タ イ マ / カ ウ ン タ
IP 割 り 込み出力信号 (tc_int) に直接配線 さ れてい る
• Input Capture (イ ンプ ッ ト キ ャ プチャ) ~ WISHBONE イ ン ターフ ェ イ スで使用 さ れ、 WISHBONE で使用
可能な全ての割 り 込み信号 と 論理和が取ら れる。 OR ゲー ト の出力はタ イ マ / カ ウ ン タ IP 割 り 込み出力信
号 (tc_int) に直接配線 さ れてい る
• Standalone Overflow (スタンドアローン ・ オーバフロー) ~ WISHBONEインターフェイスで使用され、 使
用可能な唯一の割 り 込み要求 と し て機能する
コ ン フ ィ グ レーシ ョ ン空間ア ク セス (UFM、 コ ン フ ィ グ レーシ ョ ン を含む)
論理規模が MachXO2-640 以上のデバイ スでは、 UFM と い う 一つのセ ク タ が提供されます。 UFM はページ単
位で編成されてい る フ ラ ッ シ ュ セ ク タ で、 各ページは 128 ビ ッ ト (16 バイ ト ) です。 UFM はバ イ ト ア ド レ ス
指定で き ません。 表 9-1 にビ ッ ト 、 バ イ ト 及びページで表し た、 各デバ イ スにおけ る UFM リ ソースサ イ ズ
を示します。
UFM は汎用フ ラ ッ シ ュ メ モ リ です。UFM は一般的にシ ス テム レベルの不揮発性データ、オンチ ッ プ EBR (組
み込みブ ロ ッ ク RAM) ブ ロ ッ ク 用の初期化データ、 及びマ イ ク ロ コ ン ト ローラ ま たは組み込みス テー ト マシ
ン用の実行可能コー ド を格納する ために使用されます。 ラ テ ィ スでは次のツールに よ る UFM セ ク タ の ソ フ
ト ウ ェ ア ・ プ ラ ンニン グに対応し ます。
• IPexpress : ユーザは WISHBONE イ ン ターフ ェ イ ス を イ ネーブルに し、 必要に応じ て任意のデータパター
ンで UFM ページを初期化可能
• Spreadsheet View (スプレ ッ ド シー ト ・ ビ ュー、 Diamond) ま たは Design Planner (ispLEVER) : ユーザは
UFM ア レ イ を EBR の初期化で共有し、 一部のページを汎用の不揮発 メ モ リ 用に維持する こ と を選択可能
9-45

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
IPexpress に よ る UFM セ ク タ の初期化
IPexpress に よ って UFM セ ク タ をシ ス テム レベルの不揮発性データ で初期化し て、 EFB プ リ ミ テ ィ ブを生成
で き ます。 EFB GUI で UFM タ ブを選択する と 、 UFM の構成可能なパ ラ メ ータ設定が表示さ れます。
図 9-21. IPexpress に よ る UFM セ ク タ の初期化
設定 と し て初期化データ を ロー ド するページ数を入力し ます。初期化データは 'bottom justified (下寄せ) ' さ
れる ため、 リ ー ド オン リ ・ フ ィ ール ド の "Initialization Data Starts at Page" に よ って、 初期化 される先頭ペー
ジのア ド レ スが通知さ れます。本書の使用例では、MachXO2-2000 の UFM セ ク タ の 512 ページが メ モ リ フ ァ
イ ル "example.mem" の内容で初期化されます
.
Uninitialized Pages
First Page of Initial Data
Last Page of Initial Data
UFM Utilization Example (MachXO2-2000)
Initializing 512 Pages
Page 0
Page 1
...
MachXO2-2000 は UFM セ ク タ に 640 ページあ り ます。 初期化データは UFM のア ド レ ッ シング可能な上位
ページ を占有する のに対し て、 ア ド レ ッ シング可能な下位ページは未初期化のま ま残 り ます (全てゼ ロ)。 メ
モ リ フ ァ イルのフ ォーマ ッ ト はページベースで、 2 進または 16 進フ ォーマ ッ ト で表記でき ます。
9-46
Page 128
Page 129
...
Page 639

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
UFM 初期化 メ モ リ フ ァ イル
初期化データ フ ァ イ ルは次のプ ロパテ ィ と フ ォーマ ッ ト を持ち ます。
拡張子 : .mem
フォーマッ ト : バイナリ、 16進
データ幅 : 1 ページ (フ ァ イルの 1 行に 128 ビ ッ ト )
行数 : 使用可能なページ数に等し いかそれ以下
例1. バイナリ
1010…1010 (UFM 初期化データ の開始ページに配置、 ア ド レ ス =N)
1010…1010 (ページア ド レ ス =N+1)
1010…1010 (ページア ド レ ス =N+2)
…
1010…1010 (最上位 UFM ページア ド レ スに配置)
例2. 16進
A…B (UFM 初期化データ の開始ページに配置、 ア ド レ ス =N)
C…D (ページア ド レ ス =N+1)
E…F (ページア ド レ ス =N+2)
…
A…F (最上位 UFM ページア ド レ スに配置)
ページの最上位バイ ト (バイ ト 15) は行の左側で、 最下位バイ ト (バイ ト 0) は行の右側です。
EBR の初期化
UFM セ ク タ を EBR 初期化データ で共有する こ と を選択し た場合は、 次のセ ク タ マ ッ プを設計プ ラ ン時に例
として参照してください。
Block N Location
and Initiliazation
Data
Block M Location
and Initialization
Data
Pages Available for
General Purpose
Non-volatile Data
バル ク 消去動作の実行時に、 EBR 初期化データ が失われない よ う に注意を払 う 必要があ り ます。 セ ク タ を消
去する前に、EBR ブ ロ ッ ク 位置及び EBR 初期化データ を保持し てい るページを 2 次 メ モ リ リ ソースにコ ピー
し て く だ さ い。 UFM セ ク タ が消去 さ れた後で、 そのデータ を UFM に ラ イ ト バ ッ ク で き ます。 電源起動時ま
たは再コ ン フ ィ グ レーシ ョ ン ・ コ マン ド の受信時に、 EBR 初期化データは自動的にそれぞれの EBR ブ ロ ッ ク
にロードされます。EBRブロック位置のデータによって、EBRブロックの位置にコンフィグレーション・ロ
ジックがガイドされます。
9-47
UFM Sector
(MachXO2-2000)
Page 0 (EBR Block N Location)
Page 1 (EBR Block N Initialization Data)
...
Page 72 (EBR Block N Initialization Data)
Page 73 (EBR Block M Location)
Page 74 (EBR Block M Initialization Data)
...
Page 145 (EBR Block M Initialization Data)
Page 146
...
...
Page 639

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
Lattice Diamond や ispLEVER ソ フ ト ウ ェ アでの UFM
UFM セ ク タは MachXO2 デバイ スの コ ン フ ィ グ レーシ ョ ン ・ リ ソ ースの 1 つです。 ユーザは、 Diamond の
Spreadsheet view (ス プ レ ッ ド シー ト ・ ビ ュ ー) ま たは Design Planner の Global (グ ロ ーバル) タ ブにある
CONFIGURATION パ ラ メ ータ で、 コ ン フ ィ グ レーシ ョ ン関連オプシ ョ ン を定義で き ます。
図 9-22. Diamond Spreadsheet ビ ューでの UFM
コンフィグレーションのパラメータ ・オプション
CFG_EBRUFM に設定し た場合、 コ ン フ ィ グ レーシ ョ ン ・ ビ ッ ト ス ト リ ーム (EBR 初期化データ を含ま ない)
はコ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ ア レ イ に格納されます。 EBR 初期化データ があれば、 それは UFM セ
ク タ の下位ページア ド レ ス (ページ 0 か ら開始) に格納されます。 EBR 初期化データ のマ ッ ピ ン グ後に未占
有の UFM ページは汎用フ ラ ッ シ ュ メ モ リ と し て使用可能です。
CFG に設定し た場合、 コ ン フ ィ グ レーシ ョ ン ・ ビ ッ ト ス ト リ ーム (EBR 初期化データ があればそれを含む)
はコ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ ア レ イ に格納さ れ、 UFM にオーバフ ローし ません。 完全な UFM セ ク
タは汎用フ ラ ッ シ ュ メ モ リ と し て使用可能です。
CFGUFM に設定し た場合、 コ ン フ ィ グ レーシ ョ ン ・ ビ ッ ト ス ト リ ーム (EBR 初期化データ があればそれを含
む) は UFM へのオーバフ ローを許可 さ れます。 ユーザは UFM への ラ イ ト ア ク セスはで き ません。
EXTERNAL に設定し た場合、 コ ン フ ィ グ レーシ ョ ン ・ ビ ッ ト ス ト リ ーム (EBR 初期化データ があればそれを
含む) は外付け メ モ リ デバイ スに格納されます。 完全な UFM セ ク タは汎用フ ラ ッ シ ュ メ モ リ と し て使用可
能です。
UFM ア ク セスポー ト
EFB モジ ュールの内部 WISHBONE イ ン ターフ ェ イ ス、外部ス レーブ SPI ポー ト 及び外部 I2Cプライマリポー ト か ら UFM セ ク タ にア ク セ スで き ます。 ま た、 UFM セ ク タ には JTAG ポー ト (IEEE 1149.1 及び IEEE 1532
9-48

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
仕様に準拠する ポー ト ) 経由でア ク セ スする こ と も で き ます。 図 9-23 に UFM セ ク タへの イ ン ターフ ェ イ ス
を示します。
図 9-23. UFM セ ク タへの イ ン ターフ ェ イ ス
UFM Access Ports
CPLD Core Logic
WISHBONE Slave Interface
External Controller
JTAG Port
External Controller
Slave SPI Port
External Controller
I 2 C Primary Port
コ ン フ ィ グ レーシ ョ ン ・ ロ ジ ッ ク は次の優先順位で、 UFM セ ク タへの イ ン ターフ ェ イ スの調停を行います。
1. JTAG ポー ト
2. ス レーブ SPI ポー ト
3. プ ラ イ マ リ I 2 Cポート
4. WISHBONE ス レーブ ・ イ ン ターフ ェ イ ス
Configuration
Logic
WISHBONE ス レーブ ・ イ ン ターフ ェ イ スに よ る UFM ア ク セス
EFB モジ ュールの WISHBONE ス レーブ イ ン ターフ ェ イ ス を使用する と 、PLD コ ア ロ ジ ッ ク か ら UFM セ ク タ
に直接ア ク セ スで き ます。 WISHBONE バスの信号 (本書で前述) は、 汎用 PLD リ ソース を使用し て実装で
き る WISHBONE ホ ス ト に よ って利用されます。WISHBONE バスの信号以外に、割 り 込み要求出力信号が PLD
フ ァ ブ リ ッ ク に届き ます。 IP 信号は "wbc_ufm_irq" で、 それはデータ リ ー ド / ラ イ ト FIFO ス テータ スやアー
ビ ト レーシ ョ ン ・ エ ラーに基づいて、 内部 WISHBONE ホ ス ト に対する割 り 込み要求 と し て機能し ます。
WISHBONE イ ン ターフ ェ イ スは一連のデータ レ ジ ス タ、 制御レ ジ ス タ、 及びス テータ ス レ ジ ス タ を通し て コ
ン フ ィ グ レーシ ョ ン ・ ロ ジ ッ ク と 通信し ます。 表 9-49 にレ ジ ス タ名 と その機能を示し ます。 こ れ ら のレ ジ
スタはEFB レジスタマップのサブセッ トになっています。各レジスタの特定のアドレスについては、EFB レ
ジスタマップを参照してください。
表 9-49. WISHBONE か ら CFG (コ ン フ ィ グ レーシ ョ ン) ロ ジ ッ ク レ ジ ス タ
WISHBONE か ら CFG
レジスタ名
レジスタ機能 アドレス アクセス
CFGCR 制御 0x70 Read/Write
CFGTXDR 送信データ 0x71 Write
CFGSR ス テータ ス 0x72 Read
CFGRXDR 受信データ 0x73 Read
CFGIRQ 割 り 込み要求 0x74 Read/Write
CFGIRQEN 割 り 込み要求イ ネーブル 0x75 Read/Write
注 : 特に指定し ない限 り 、 ラ イ ト 可能レ ジ ス タ の全予約ビ ッ ト には '0' が ラ イ ト さ れなければな り ません。
9-49
User Flash Memory/
UFM/Sector 1
Configuration Memory/
Sector 0

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-50. UFM/ コ ン フ ィ グ レーシ ョ ン制御
CFGCR 0x70
ビッ ト 7 6 5 4 3 2 1 0
名称 WBCE RSTE (Reserved)
デフォル ト 0 0 0 0 0 0 0 0
アクセス R/W R/W — — — — — —
WBCE WISHBONE Connection Enable (WISHBONE コ ネ ク シ ョ ン ・ イ ネーブル)。 WISHBONE
が、 UFM/ コ ン フ ィ グ レーシ ョ ン ・ ロ ジ ッ ク と リ ー ド / ラ イ ト 接続を確立で き る よ う
にする。 本ビ ッ ト は、 WISHBONE ポー ト か ら何ら かの コ マン ド を実行する前にセ ッ
ト する必要があ る。 同様に、 コマン ド を終了するには本ビ ッ ト を ク リ アする必要があ
りる。WISHBONEコマンドの"フレーミング"の詳細については、付録Aを参照。
1: イ ネーブル
0: デ ィ セーブル
RSTE WISHBONE Connection Reset (WISHBONE コ ネ ク シ ョ ン ・ リ セ ッ ト ) 。 入力 / 出力
FIFO ロ ジ ッ ク を リ セ ッ ト する。
1: CFGCR の ラ イ ト で リ セ ッ ト
0: 通常動作
表 9-51. UFM / コ ン フ ィ グ レーシ ョ ン送信データ
CFGTXDR 0x71
Bit 7 6 5 4 3 2 1 0
名称 CFG_Transmit_Data[7:0]
デフォルト 0 0 0 0 0 0 0 0
アクセス W W W W W W W W
CFG_Transmit_Data[7:0] CFG Transmit Data (CFG 送信データ)。 本レ ジ ス タ には、 UFM/ コ ンフィグレー
ション・ロジックにライトされるバイトが格納される。 ビット 1がLSB
表 9-52. UFM / コ ン フ ィ グ レーシ ョ ン ・ ス テータ ス
CFGSR 0x72
ビッ ト 7 6 5 4 3 2 1 0
名称 WBCACT (Rsrv) TXFE TXFF RXFE RXFF SSPIACT I2CACT
デフォル ト 0 0 0 0 0 0 0 0
アクセス R — R R R R R R
WBCACT WISHBONE Bus to Configuration Logic Active (WISHBONE バスか ら コ ン フ ィ グ レー
ション・ロジックがアクティブ)。WISHBONEからコンフィグレーション・インター
フ ェ イ スへの接続がア ク テ ィ ブで、 確立し てい る こ と を示す。
1: WB ア ク テ ィ ブ
0: WB 非ア ク テ ィ ブ
TXFE Transmit FIFO Empty (送信 FIFO エンプテ ィ )。 送信データ レ ジ ス タ が空であ る こ と
を示す。 本ビ ッ ト は割 り 込みを発生可能。
1: FIFO は空
0: FIFO は空でない
TXFF Transmit FIFO Full (送信 FIFO フル)。 送信データ レ ジ ス タ がフルであ る こ と を示す。
本ビ ッ ト は割 り 込みを発生可能。
9-50

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
1: FIFO フル
0: FIFO フルでない
RXFE Receive FIFO Empty (受信 FIFO エンプテ ィ )。 受信データ レ ジ ス タ が空であ る こ と を
示す。 本ビ ッ ト は割 り 込みを発生可能。
1: FIFO は空
0: FIFO は空でない
RXFF Receive FIFO Full (受信 FIFO フル)。 受信データ レ ジ ス タ がフルであ る こ と を示す。
本ビ ッ ト は割 り 込みを発生可能。
1: FIFO フル
0: FIFO フルでない
SSPIACT Slave SPI Active (ス レーブ SPI ア ク テ ィ ブ)。 WBCE が イ ネーブル さ れた状態で、 ス
レーブ SPI ポー ト が コ ン フ ィ グ レーシ ョ ン ・ ロ ジ ッ ク と のア ク テ ィ ブな通信を開始し
た こ と を示す。 本ポー ト は I2C 及び WISHBONE ポー ト よ り も優先 さ れ、 既存の優先
度の低い ト ラ ンザ ク シ ョ ンに割 り 込み、新し い優先度の低い ト ラ ンザ ク シ ョ ンが全て
禁止される。 本ビ ッ ト は割 り 込みを発生可能。
1: ス レーブ SPI ポー ト はア ク テ ィ ブ
0: ス レーブ SPI ポー ト はア ク テ ィ ブでない
I2CACT I 2C Active (I2C ア ク テ ィ ブ)。 WBCE が イ ネーブル さ れた状態で、 I2C ポー ト がコ ン
フ ィ グ レーシ ョ ン ・ ロ ジ ッ ク と のア ク テ ィ ブな通信を開始し た こ と を示す。 本ポー ト
は WISHBONE ポー ト よ り も優先され、 既存の ト ラ ンザ ク シ ョ ンに割 り 込み、 新し い
ト ラ ンザ ク シ ョ ンが全て禁止される。 本ビ ッ ト は割 り 込みを発生可能。
1: I 2Cポートはアクティブ 0: I 2Cポートはアクティブでない 表 9-53. UFM / コ ン フ ィ グ レーシ ョ ン受信データ
CFGRXDR 0x73
ビッ ト 7 6 5 4 3 2 1 0
名称 CFG_Receive_Data[7:0]
デフォルト 0 0 0 0 0 0 0 0
アクセス R R R R R R R R
CFG_Receive_Data[7:0] CFG 受信データ。 本レ ジ ス タは UFM/ コ ン フ ィ グ レーシ ョ ン ・ ロ ジ ッ ク か ら読ま
れたバイ ト を保持する。 ビ ッ ト 0 が LSB。
表 9-54. UFM / コ ン フ ィ グ レーシ ョ ン割 り 込みス テータ ス
CFGIRQ 0x74
ビッ ト 7 6 5 4 3 2 1 0
名称 (Reserved) IRQTXFE IRQTXFF IRQRXFE IRQRXFF IRQSSPIACT IRQI2CACT
デフォル ト 0 0 0 0 0 0 0 0
アクセス — — R/W R/W R/W R/W R/W R/W
IRQTXFE Transmit FIFO Empty (送信 FIFO エンプテ ィ ) 割 り 込みス テータ ス。 イ ネーブル さ れ
る と 、 TXFE がアサー ト さ れた こ と を示す。 本ビ ッ ト に ‘1’ を書 く と 割 り 込みが ク リ
アされる。
1: 送信 FIFO エンプテ ィ 割 り 込み
0: 割 り 込みな し
9-51

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
IRQTXFF Transmit FIFO Full (送信 FIFO フル) 割 り 込みス テータ ス。 イ ネーブル さ れる と 、
TXFF がアサー ト さ れた こ と を示す。 本ビ ッ ト に ‘1’ を書 く と 割 り 込みが ク リ ア さ れ
る。
1: 送信 FIFO フル割 り 込み
0: 割 り 込みな し
IRQRXFE Receive FIFO Empty 受信 FIFO エンプテ ィ ) 割 り 込みス テータ ス。 イ ネーブル さ れる
と 、 RXFE がアサー ト さ れた こ と を示す。 本ビ ッ ト に ‘1’ を書 く と 割 り 込みが ク リ ア
される。
1: 受信 FIFO エンプテ ィ 割 り 込み
0: 割 り 込みな し
IRQRXFF Receive FIFO Full (送信 FIFO フル) 割 り 込みス テータ ス。 イ ネーブル さ れる と 、RXFF
がアサー ト さ れた こ と を示す。 本ビ ッ ト に ‘1’ を書 く と 割 り 込みが ク リ ア さ れる。
1: 受信 FIFO フル割 り 込み
0: 割 り 込みな し
IRQSSPIACT Slave SPI Active (ス レーブ SPI ア ク テ ィ ブ) 割 り 込みス テータ ス。 イ ネーブル さ れる
と 、 SSPIACT がアサー ト さ れた こ と を示す。 本ビ ッ ト に '1' を ラ イ ト する と 、 割 り 込
みが ク リ ア される。
1: ス レーブ SPI ア ク テ ィ ブ割 り 込み
0: 割 り 込みな し
IRQI2CACT I 2C Active (I2C ア ク テ ィ ブ) 割 り 込みス テータ ス。 イ ネーブル さ れる と 、 I2CACT が
アサー ト さ れた こ と を示す。 本ビ ッ ト に '1' を ラ イ ト する と 、 割 り 込みが ク リ ア さ れ
る。
1: I 2Cアクティブ割り込み 0: 割 り 込みな し
表 9-55. UFM / コ ン フ ィ グ レーシ ョ ン割 り 込みイ ネーブル
CFGIRQEN 0x75
ビッ ト 7 6 5 4 3 2 1 0
名称 (Rsrv) IRQTXFEEN IRQTXFFEN IRQRXFEEN IRQRXFFEN IRQSSPIACTEN IRQI2CACTEN
デフォル
ト
0 0 0 0 0 0 0 0
アクセス — — R/W R/W R/W R/W R/W R/W
IRQTXFEEN Transmit FIFO Empty (送信 FIFO エンプテ ィ ) 割 り 込みイ ネーブル
1: 割 り 込み生成イ ネーブル
0: 割 り 込み生成デ ィ セーブル
IRQTXFFEN Transmit FIFO Full (送信 FIFO フル) 割 り 込みイ ネーブル
1: 割 り 込み生成イ ネーブル
0: 割 り 込み生成デ ィ セーブル
IRQRXFEEN Receive FIFO Empty (受信 FIFO エンプテ ィ ) 割 り 込みイ ネーブル
1: 割 り 込み生成イ ネーブル
0: 割 り 込み生成デ ィ セーブル
IRQRXFFEN Receive FIFO Full (受信 FIFO フル) 割 り 込みイ ネーブル
1: 割 り 込み生成イ ネーブル
0: 割 り 込み生成デ ィ セーブル
IRQSSPIACTEN Slave SPI Active (ス レーブ SPI ア ク テ ィ ブ) 割 り 込みイ ネーブル
1: 割 り 込み生成イ ネーブル
9-52

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
0: 割 り 込み生成デ ィ セーブル
IRQI2CACTEN I 2C Active ( I2C ア ク テ ィ ブ) 割 り 込みイ ネーブル
1: 割 り 込み生成イ ネーブル
0: 割 り 込み生成デ ィ セーブル
表 9-56. 未使用 (予約) レ ジ ス タ
UNUSED 0x76
ビッ ト 7 6 5 4 3 2 1 0
名称 (Reserved)
デフォル ト 0 0 0 0 0 0 0 0
アクセス — — — — — — — —
表 9-57. EFB 割 り 込みソース
EFBIRQ 0x77
ビッ ト 7 6 5 4 3 2 1 0
名称 (Reserved) UFMCFG_INT TC_INT SPI_INT I2C2_INT I2C1_INT
デフォル ト 0 0 0 0 0 0 0 0
アクセス R R R R R R R R
UFMCFG_INT UFM/Config Interrupt Source (UFM/ コ ン フ ィ グ レーシ ョ ン割 り 込みソース)。 EFB割
り 込みソースが UFM/ コ ン フ ィ グ レーシ ョ ン ・ ブ ロ ッ ク であ る こ と を示す。 ソース を
さ ら に詳し く 調べる には CFGIRQ を使用する。
1: レジスタCFGIRQのビットがセットされた
0: 割 り 込みな し
TC_INT Timer/Counter Interrupt Source (タ イ マ / カ ウ ン タ割 り 込みソース)。 EFB 割 り 込み
ソ ースが タ イ マ / カ ウ ン タ ・ ブ ロ ッ ク であ る こ と を示す。 ソース を さ ら に詳し く 調べ
る には TCIRQ を使用する。
1: レジスタTCIRQのビットがセットされた
0: 割 り 込みな し
SPI_INT SPI Interrupt Source (SPI 割 り 込みソース)。 EFB 割 り 込みソースが SPI ブ ロ ッ ク であ
る こ と を示す。 ソ ース を さ ら に詳し く 調べる には SPIIRQ を使用する。
1: レジスタSPIIRQのビットがセットされた
0: 割 り 込みな し
I2C2_INT I2C2 Interrupt Source (I2C2 割 り 込みソース)。 EFB 割 り 込み ソースがセカ ンダ リ I 2 C
ブ ロ ッ ク であ る こ と を示す。ソース を さ ら に詳し く 調べる にはI2C_2_ IRQ を使用する。
1: レジスタI2C_2_ IRQのビットがセットされた
0: 割 り 込みな し
I2C1_INT I2C1 Interrupt Source (I2C1 割 り 込みソース)。 EFB 割 り 込み ソースがプ ラ イ マ リ I 2C ブ ロ ッ ク であ る こ と を示す。ソース を さ ら に詳し く 調べる にはI2C_1_ IRQを使用する。
1: レジスタI2C_1_ IRQのビットがセットされた
0: 割 り 込みな し
JTAG コ ン フ ィ グ レーシ ョ ン ・ ポー ト に よ る UFM ア ク セス
全ての MachXO2 デバイ スに専用の JTAG ポー ト があ り 、 UFM セ ク タ と の リ ー ド / ラ イ ト 動作の実行に使用
で き ます。JTAG ポー ト は IEEE 1149.1 及び IEEE 1532 仕様に準拠し ています。JTAG ポー ト は全ての コ ン フ ィ
グ レーシ ョ ン ・ ロ ジ ッ ク リ ソ ースに対する ア ク セ ス権を持っています。 こ のセ ク シ ョ ンの目的は、JTAG ポー
トによる UFMアクセスをユーザに知らせることです。 MachXO2デバイスにおける JTAGポートの詳細につ 9-53

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
いては、”TN1204, MachXO2 Programming and Configuration Usage Guide (MachXO2 プ ロ グ ラ ミ ン グ と コ ン フ ィ
グ レーシ ョ ンのユーザガ イ ド ) ” を参照し て く だ さ い。
スレーブSPIコンフィグレーション ・ポートによる UFMアクセス 全ての MachXO2 デバイ スに専用のス レーブ SPI ポー ト があ り 、 UFM セ ク タ と の リ ード / ラ イ ト 動作の実行
に使用で き ます。 コ ン フ ィ グ レーシ ョ ン SPI ポー ト は、 EFB モジ ュールのハー ド マ ク ロ SPI コ ア と 共有され
ます。コンフィグレーショ ン SN(セレクト)ピンをアサートすると、SPIポートはそのサービスを WISHBONE
インターフェイス付きユーザモードからコンフィグレーション ・ モードに遷移させます。
コ ン フ ィ グ レーシ ョ ン ・ ス レーブ SPI ポー ト のピ ン位置は、全ての MachXO2 デバ イ スにおいて事前割 り 当て
さ れています。 デバイ ス ピ ンの詳細な割 り 当てについては、 MachXO2 フ ァ ミ リ ・ データ シー ト のピンテー
ブルを参照して く ださい。
コ ン フ ィ グ レーシ ョ ン用 I2C ポー ト か ら の UFM ア ク セス
全ての MachXO2デバイ スに専用の I2C ポー ト があ り 、 UFM セ ク タ と の リ ー ド / ラ イ ト 動作の実行に使用で
き ます。 コ ン フ ィ グ レーシ ョ ン I 2Cポートは、EFBモジュールのハードマクロI2Cプライマリコアと共有さ れます。
I 2 C プラ イマ リ ポー ト を コ ンフ ィ グレーシ ョ ン ・ ア ド レ スでア ド レ ス指定する と、 ポー ト サービスは
WISHBONE イ ン ターフ ェ イ ス付き ユーザモー ド か ら コ ン フ ィ グ レーシ ョ ン ・ モー ド に変化し ます。
コンフィグレーション I 2 C ポー ト のピ ン位置は、全ての MachXO2 デバ イ スにおいて事前割 り 当て さ れていま
す。 デバイ スピンの詳細な割 り 当てについては、 MachXO2 フ ァ ミ リ ・ データ シー ト のピンテーブルを参照し
てください。
UFM への コ マン ド 及びデータ の転送
UFM セ ク タへの コ マン ド 及びデータ の転送は、 それぞれの物理イ ン ターフ ェ イ スの違いに関係な く 、 全ての
ア ク セ ス ポー ト について同じ です。 UFM セ ク タはページ単位で編成さ れています。 し たがって、 ユーザは特
定のページに対する リ ー ド ま たは ラ イ ト 動作のために、そのページのア ド レ ス を指定し ます。各ページは 128
ビ ッ ト (16 バイ ト ) です。 転送は一連の命令及びページア ド レ スに基づき ます。 フ ラ ッ シ ュ メ モ リ は二つの
セ ク タ、 コ ン フ ィ グ レーシ ョ ン メ モ リ (セ ク タ 0) と UFM (セ ク タ 1)、 よ り な り ます。 消去動作はセ ク タ単
位です。
用途ご と コ マン ド のま と め
表 9-58. UFM ( セ ク タ 1) コ マン ド
コマンド名
コマンド
msb lsb
記 述
Read Status Reg 0x3C 4 バイ ト のコ ン フ ィ グ レーシ ョ ン ・ ス テータ ス レ ジ ス タ を リ ー ド する
Check Busy Flag 0xF0 コ ン フ ィ グ レーシ ョ ン ・ ビジーフ ラ グ を リ ー ド する
Enable Configuration Interface
(Transparent Mode)
0x74
透過的 UFM ア ク セス を イ ネーブルする。 ユーザ ロ ジ ッ ク で制御さ れる全ての
ユーザ I/O、 デバイ スはユーザモード のま ま (この表内の以下のコマン ド で
は、 イ ン ターフ ェ イ ス を イ ネーブルする必要があ る)
Disable Configuration Interface 0x26 コ ン フ ィ グ レーシ ョ ン (UFM) ア ク セス をデ ィ セーブルする
Set Address 0xB4 UFM セ ク タ及び 14 ビ ッ ト ・ ア ド レ ス レ ジ ス タ をセ ッ ト する
Init UFM Address 0x47
ア ド レ ス レ ジ ス タ を リ セ ッ ト し、 第 1 URM ページ (セ ク タ 1、 ページ 0) を指
すよ うにする
Read UFM 0xCA
UFMデータを リードする。 オペランドは、 リードするページ数、 及びプリペン
ド する ダ ミ ーバイ ト 数を指定する。 ア ド レ ス レ ジ ス タはポス ト (動作後) イ ン
クリメントされる
Erase UFM 0xCB UFM セ ク タ のみを消去する
Program UFM 0xC9
UFM に 1 ページのデータをライ トする。 アド レスレジスタは事後インク リ メン
トされる
9-54

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-59. コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ ( セ ク タ 0) コ マン ド
Command Name
Command
msb lsb 記 述
Read Device ID code 0xE0 4 バイ ト のデバイ ス ID を リ ー ド する (0x01 2b 20 43)
Read USERCODE 0xC0 32 ビ ッ ト の USERCODE を リ ー ド する
Read Status Reg 0x3C 4 バイ ト の コ ン フ ィ グ レーシ ョ ン ・ ス テータ ス レ ジ ス タ を リ ー ド する
Check Busy Flag 0xF0 コ ン フ ィ グ レーシ ョ ン ・ ビ ジーフ ラ グ を リ ー ド する
Refresh 1
0x79 ブー ト シーケン ス を起動する (PROGRAMN ピ ンの ト グル動作 と 同じ)
Flash Check 1
Enable Configuration Interface
(Transparent Mode) コ ン フ ィ グ
レーシ ョ ン ・ インターフェイ
スをイネーブル
0x7D
0x74
1. リフレッシュとフラッシュチェック両コマンドはシミュレーション ・モデルではサポート されていません。
表 9-60. 不揮発性レ ジ ス タ (NVR) コ マン ド
これによ り、 ビッ ト をコンフィグレーショ ン SRAM に実際にライ トするこ とな
く、 オンチップ・ コンフィグレーション ・ フラッシュ ・ ビッ トスト リームが
リ ー ド さ れ、 フ ラ ッ シ ュバイ ト の CRC がチェ ッ ク さ れる (通常のデバイ ス動
作中にバ ッ ク グ ラ ウ ン ド で行われる)。 結果のス テータ ス レ ジ ス タ の失敗フ ラ
グをチェッ クする
透過的コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ ・ ア ク セス を イ ネーブルし、 ユーザ
ロ ジ ッ ク で制御される全てのユーザ I/O、 デバイ スはユーザモー ド のま ま (こ
の表内の以下の コ マン ド では、 イ ン ターフ ェ イ ス を イ ネーブルする必要があ
る)
Disable Configuration Interface 0x26 ア ク セ スモー ド を終了する
Set Address 0xB4 14 ビ ッ ト のア ド レ ス レ ジ ス タ をセ ッ ト する
Verify Device ID 0xE2
Init CFG Address 0x46
Read Config Flash 0x73
Erase Flash 0x0E
32 ビ ッ ト 入力でデバイ ス ID を確認し、 不一致の場合は失敗フ ラ グ をセ ッ ト す
る
アドレスレジスタをリセッ トし、 第1 コンフィグレーション・フラッシュペー
ジ (セク タ 0、 ページ 0) を指すよ うにする
コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュデータ を リ ー ド する。 オペラ ン ド は、 リ ー
ド するページ数、 及びプ リ ペン ド する ダ ミ ーバイ ト 数を指定する。 ア ド レ ス レ
ジスタは事後インク リ メン ト される
コンフィグレーション・フラッシュ、Doneビット、セキュリティビット、及
びUSERCODEを消去する
Program Config Flash 0x70
コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ に 1 ページのデータ を ラ イ ト する。 ア ド レ
スレジスタは事後インク リ メント される
Program DONE 0x5E Done ビ ッ ト をプ ロ グ ラ ムする
Program SECURITY 0xCE セキ ュ リ テ ィ ビ ッ ト (CFG フ ラ ッ シ ュ セ ク タ を保護) をプ ロ グ ラ ムする
Program SECURITY PLUS 0xCF
セキ ュ リ テ ィ ・ プ ラ ス ビ ッ ト (UFM セ ク タ を保護) をプ ロ グ ラ ムする (セ
キ ュ リ テ ィ ビ ッ ト も セ ッ ト し た場合のみ有効)
Program USERCODE 0xC2 32 ビ ッ ト の USERCODE をプ ロ グ ラ ムする
コマンド名
コマンド
msb lsb
Read Trace ID code 0x19 64 ビ ッ ト の TraceID を リ ー ド する
WISHBONE バス イ ン ターフ ェ イ ス使用時にはコ マン ド と オペコー ド 、 オペラ ン ド 、 及びデータ が CFGTXDR
レジスタに書き込まれます。 シリアルのスレーブ SPI または I 2 C イ ン ターフ ェ イ ス使用時には、 MSB (最上
位ビ ッ ト ) が最初に MachXO2 デバ イ スにシ フ ト さ れます。 こ れは、 MachXO2 デバ イ ス内部の コ ン フ ィ グ
レーシ ョ ン ・ ロ ジ ッ ク と の通信の場合にのみ必要です。
UFM ま たはコ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ で ラ イ ト 、 リ ー ド 、 ま たは消去動作を実行する には、 コ マン
ド 0x74 を使用し て イ ン ターフ ェ イ ス を イ ネーブルする必要があ り ます。該当する コ マン ド は、 コ マン ド 説明
の "EN Required (EN 必要) " に示し てあ り ます。 変更動作の完了後は、 コ マン ド 0x26 を使用し て イ ン ター
フェイスをディセーブルできます。
9-55
記 述

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
コマンドコード別コマンド説明
表 9-61. フ ラ ッ シ ュ メ モ リ 消去 (0x0E)
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド : 0000 uc00 0000 0000 0000 0000 (バ イナ リ )
こ こ で : u: UFM セ ク タ消去
0: ア ク シ ョ ンな し
1: 消去
c: CFG セ ク タ消去 ( コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ , DONE, セキ ュ リ テ ィ ビ ッ
ト , USERCODE)
0: ア ク シ ョ ンな し
1: 消去
注 : フ ラ ッ シ ュ ビ ッ ト の消去状態 = ‘0’
例 : 0x0E 04 00 00
CFG セ ク タ消去
0x0E 08 00 00
UFM セ ク タ消去
0x0E 0C 00 00
UFM と CFG セ ク タ消去
表 9-62. リ ー ド TraceID コー ド (0x19)
オペラ ン ド
(Hex)
データ
モード
例 : 0x19 00 00 00
8バイトのTraceIDをリード
注 : リ ー ド さ れる先頭バ イ ト はユーザ部で、 続 く 7 バ イ ト が各デバイ ス個体に固有の値です。
表 9-63. コ ン フ ィ グ レーシ ョ ン ・ イ ン ターフ ェ イ ス ・ デ ィ セーブル (0x26)
例 : 0x26 00 00 00
ア ク セ ス変更に対し て、 URM/ コ ン フ ィ グ レーシ ョ ン ・ イ ン ターフ ェ イ ス をデ ィ セー
ブルする
注 : コ ンフ ィ グレーシ ョ ン ・ ステータ スレジス タのビジービ ッ ト がアサー ト されている間は、 イ ン
ターフ ェ イ ス をデ ィ セーブルで き ません。 コ マン ド (消去、 プ ロ グ ラ ムなど) の実行後、 ビ ジー
が ク リ ア さ れた こ と を確認し てか ら、 デ ィ セーブル ・ コ マン ド を発行し ます。
9-56
データ
サイズ
データ フ ォーマ ッ ト
x x Y 0E 下記 — — —
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x N 19 00 00 00 R 8B —
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x x — 26 00 00 00 — — —

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-64. リ ー ド ・ ス テータ ス レ ジ ス タ (0x3C)
UFM CFG NVR EN 必要? CMD
(Hex)
データ フ ォーマ ッ ト : SR の最上位バ イ ト が最初に受信 さ れ、 LSB が最後にな る。
B bit 12: ビジーフ ラ グ (1 = ビジー)
F bit 13: 失敗フ ラ グ (1 = 動作失敗)
D bit 8: 完了フ ラ グ (1 = フ ラ ッ シ ュ か ら SRAM への転送が正常に完了)
(他の全てのビ ッ ト は予約済み)
例 : 0x3C 00 00 00
4バイ ト ・ス テータ ス レ ジ ス タ を リ ー ド する。例えば0x00 00 20 00(fail フ ラ グがセ ッ ト )
表 9-65. CFG ア ド レ ス初期化 (0x46)
例 : 0x46 00 00 00
アドレスレジスタにコンフィグレーション・セクタ、 ページ0をセットする 表 9-66. UFM ア ド レ ス初期化 (0x47)
例 : 0x47 00 00 00
UFM セ ク タ、 ページ 0 へのア ド レ ス レ ジ ス タ をセ ッ ト
表 9-67. DONE プ ロ グ ラ ム (0x5E)
例 : 0x5E 00 00 00
DONE ビ ッ ト をセ ッ ト
オペラ ン ド
(Hex)
データ
モード
表 9-68. プ ロ グ ラ ム ・ コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ メ モ リ (0x70)
例 : 0x70 00 00 01 00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F
ア ド レ ス レ ジ ス タ が指す 1 ページのデータ を ラ イ ト する。
注 : 16データバイ ト に続いてコマンド及びオペランド ・バイ ト をライ トするこ とで、正しいデータ ・
アライメントを確実なものとする必要があります。
本コ マン ド の実行前に、 0x0E を使用し て CFG セ ク タ を消去し なければな り ません。
9-57
データ
サイズ
データ フ ォーマ ッ ト
x x N 3C 00 00 00 R 4B xxxx xxxx xxxx xxxx xxFB xxxD xxxx xxxx
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x Y 46 00 00 00 — — —
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x Y 47 00 00 00 — — —
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x Y 5E 00 00 00 — — —
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x Y 70 00 00 01 W 16B 16 bytes UFM write data

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-69. リ ー ド ・ コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ メ モ リ (0x73)
UFM CFG NVR EN 必要? CMD
(Hex)
x Y 73
* オペラ ン ド : 000i dddd 00pp pppp pppp pppp ( バ イ ナ リ )
こ こ で : i: 4 バ イ ト のダ ミ ー ・ オーバ ラ イ ド を挿入する
0: num_dummy = 4 ( デフ ォル ト )
*1: num_dummy をセ ッ ト する には 'dddd' フ ィ ール ド を使用する
dddd: num_dummy override
*0000:0 ダ ミ ーバイ ト をプ リ ペン ド する (1 ページ リ ー ド )
1 ページをプ リ ペン ド する (1 ページを超え る リ ー ド )
0001: 1 ダ ミ ーバイ ト をプ リ ペン ド
0010: 2 ダ ミ ーバイ ト をプ リ ペン ド
…
1111: 15 ダ ミ ーバ イ ト をプ リ ペン ド
pp..pp: num_pages リ ー ド する CFG ページ数(i=1 及び dddd = 0000 の場合はプ リ ペン
ド さ れたページ を含む)
* R1 デバ イ スが唯一対応し てい る設定。
** データ サ イ ズ : (num_dummy) + (num_pages * 16) バ イ ト
注 : CFG の リ ー ド はいつで も中止で き ます。 リ ー ド FIFO 内の残 り のデータは全て破棄 さ れ、 指定 さ
れた リ ー ド サ イ ズを超え る リ ー ド データは不定 と な り ます。 ア ド レ ス レ ジ ス タは、 各ページの
リード後に自動インク リ メント されます。
*** 例 : 0x73 10 00 04
1 ページのダ ミ ー と 、 それに続 く 3 ページの CFG データ (合計 4 ページ) を リ ー ド
0x73 00 00 07
4 バイ ト のダ ミ ー と 、 それに続 く 7 ページの CFG データ (合計 132 バイ ト ) を リ ー ド
0x73 10 00 01
0バイトのダミーと、それに続く1ページのCFGデータ (合計16バイト) をリード
0x73 11 00 01
1 バイ ト のダ ミ ー と 、 それに続 く 1 ページの CFG データ (合計 176 バイ ト ) を リ ー ド
注 : 内部フ ラ ッ シ ュ ・ リ ー ド 回路は、 最大 WISHBONE、 SPI、 ま たは I 2 C レート よ り も速い速度で動
作し ます。 ' 有効な ' データ の前に挿入する ダ ミ ーバ イ ト 数は、 0 ま たは 1 (それぞれ 1 ページ ま
たは複数ページの リ ー ド ) に減ら し て も問題あ り ません。
表 9-70. コ ン フ ィ グ レーシ ョ ン ・ イ ン ターフ ェ イ ス ・ イ ネーブ (0x74) ル
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
*
(下記)
オペラ ン ド
(Hex)
データ
モード
注 : 本コ マン ド は、 UFM、 コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ、 ま たは不揮発性レ ジ ス タ (NVR) を
変更可能にする ため必要です。 本コ マン ド は 0x26 を使用し て終了し ます。
例 : 0x74 08 00 00
R
データ
モード
9-58
データ
サイズ
**
(下記)
データ
サイズ
データ フ ォーマ ッ ト
***
(below)
データ フ ォーマ ッ ト
x x — 74 08 00 00 — — —

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-71. リ フ レ ッ シ ュ (0x79)
UFM CFG NVR EN 必要? CMD
(Hex)
変更ア ク セ スに対し て、 URM/ コ ン フ ィ グ レーシ ョ ン ・ イ ン ターフ ェ イ ス を イ ネーブ
ルする。
例 : 0x79 00 00 00
リ フ レ ッ シ ュ ・ コ マン ド を発行する。
注 : ブー ト シーケ ン ス を起動する。
表 9-72. フ ラ ッ シ ュ メ モ リ ・ チェ ッ ク (0x7D)
例 : 0x7D 20 00 00
フラッシュ ・チェックを起動
注: コンフィグレーション ・ フラッシュの更新後に本コマンドを使用して、 リ フレッシュ ・ コマンド
の発行前に イ メ ージを確実にチェ ッ ク し ます。 ビ ジー及び失敗ス テータ スのチェ ッ ク にはコ マン
ド 0x3C を使用し ます。
表 9-73. ア ド レ ス設定 (0xB4)
データ フ ォーマ ッ ト : s: セ ク タ
0: コ ン フ ィ グ レーシ ョ ン
1: UFM
aa..aa: address14 ビ ッ ト のページア ド レ ス
例 : 0xB4 00 00 00 40 00 00 0A
ア ド レ ス レ ジ ス タ に UFM セ ク タ、 ページ 10 (10 進) をセ ッ ト する。
表 9-74. リ ー ド USERCODE (0xC0)
例 : 0xC0 00 00 00
CFG セ ク タ か ら 4 バ イ ト の USERCODE を リ ー ド する。
表 9-75. プ ロ グ ラ ム USERCODE (0xC2)
オペラ ン ド
(Hex)
データ
モード
9-59
データ
サイズ
データ フ ォーマ ッ ト
x Y 79 00 00 00 — — —
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x N 7D 20 00 00 — — —
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x x Y B4 00 00 00 W 4B 0s00 0000 0000 0000 00aa aaaa aaaa aaaa
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x N C0 00 00 00 R 8B —
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x Y C2 00 00 00 W 4B —

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
例 : 0xC2 00 00 00 10 20 30 40
USERCODE を 32 ビ ッ ト 入力 0x10 20 30 40 にセ ッ ト 。
表 9-76. プ ロ グ ラ ム UFM (0xC9)
UFM CFG NVR EN 必要? CMD
(Hex)
例 : 0xC9 00 00 01 00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F
ア ド レ ス レ ジ ス タ が指す 1 ページのデータ を ラ イ ト する。
注 : 注: 16 データバイ ト に続いて コマン ド及びオペラ ン ド ・ バイ ト を ラ イ ト する こ と で、正しいデー
タ・アライメントを確実なものとする必要があります。アドレスレジスタは、ページライト後に
自動イ ン ク リ メ ン ト さ れます。
本コ マン ド の実行前に、0x0E ま たは 0xCB を使用し て UFM セ ク タ を消去し なければな り ません。
表 9-77. リ ー ド UFM (0xCA)
オペラ ン ド
(Hex)
データ
モード
* オペラ ン ド : 000i dddd 00pp pppp pppp pppp ( バ イ ナ リ )
ここで: i: 4バイトのダミー・オーバーライドを挿入
0: num_dummy = 4 ( デフ ォル ト )
*1: num_dummy のセ ッ ト に ‘dddd’ フ ィ ール ド を使用
dddd: num_dummy オーバ ラ イ ド
*0000: 0 ダ ミ ーバ イ ト をプ リ ペン ド (1 ページ リ ー ド )
1ページプリペンド (1ページより大きいリード )
0001: 1 ダ ミ ーバ イ ト をプ リ ペン ド
0010:
…
2 ダ ミ ーバ イ ト をプ リ ペン ド
1111: 15 ダ ミ ーバイ ト をプ リ ペン ド
pp..pp: num_pages – リ ー ド する UFM ページ数 (i=1 及び dddd = 0000 の場合はプ リ ペ
ン ド さ れたダ ミ ーページを含む)
* R1 デバ イ スが唯一対応し てい る設定
** データ サ イ ズ (num_dummy) + (num_pages * 16) バ イ ト
注 : UFM の リ ー ド はいつで も中止で き ます。 リ ー ド FIFO 内の残 り のデータは全て破棄され、指定 さ
れたリードサイズを超えるリードデータは不定となります。 アドレスレジスタは、各ページの
リード後に自動インク リ メント されます。
*** 例 : 0xCA 10 00 04
1 ページのダ ミ ー と 、 それに続 く 3 ページの UFM データ (合計 4 ページ) を リ ー ド
0xCA 00 00 07
4 バ イ ト のダ ミ ー と 、それに続 く 7 ページの UFM データ ( 合計 132 バ イ ト ) を リ ー ド
0xCA 10 00 01
9-60
データ
サイズ
データ フ ォーマ ッ ト
x Y C9 00 00 01 W 16B 16 bytes UFM write data
UFM CFG NVR EN 必要? CMD
(Hex)
x Y CA
オペラ ン ド
(Hex)
*
(下記)
データ
モード
R
データ
サイズ
**
(下記)
データ フ ォーマ ッ ト
***
(below)

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
0 バ イ ト のダ ミ ー と 、 それに続 く 1 ページの UFM データ ( 合計 16 バ イ ト ) を リ ー ド
0xCA 11 00 01
1 バ イ ト のダ ミ ー と 、それに続 く 1 ページの UFM データ ( 合計 176 バ イ ト ) を リ ー ド
注 : 内部フ ラ ッ シ ュ ・ リ ー ド 回路は、 最大 WISHBONE、 SPI、 ま たは I2C レー ト よ り も速い速度で動
作する ' 有効な ' データ の前に挿入する ダ ミ ーバ イ ト 数は、0 ま たは 1 (それぞれ 1 ページ ま たは
複数ページの リ ー ド ) に減ら し て も問題あ り ません。
表 9-78. 消去 UFM (0xCB)
UFM CFG NVR EN 必要? CMD
(Hex)
注 : UFM ビ ッ ト の消去状態は = ‘0’ です。
例 : 0xCB 00 00 00
UFM セ ク タ消去
表 9-79. プ ロ グ ラ ム SECURITY (0xCE)
例 : 0xCE 00 00 00
SECURITY ビ ッ ト をセ ッ ト
表 9-80. プ ロ グ ラ ム SECURITY PLUS (0xCF)
例 : 0xCF 00 00 00
SECURITY PLUS ビ ッ ト をセ ッ ト
表 9-81. リ ー ド デバイ ス ID コー ド (0xE0)
オペラ ン ド
(Hex)
例 : 0xE0 00 00 00
4バイトのデバイスIDをリード
データ
モード
9-61
データ
サイズ
データ フ ォーマ ッ ト
x Y CB 00 00 00 — — —
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x Y CE 00 00 00 — — —
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x Y CF 00 00 00 — — —
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x N E0 00 00 00 R 4B See 表 9-80

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-82. デバイ ス ID の一覧
例 : 0xE0 00 00 00
4バイトのデバイスIDをリード
表 9-83. ベ リ フ ァ イ ・ デバイ ス ID コー ド (0xE2)
例 : 0xE2 00 00 00 01 2B 20 43
32 ビ ッ ト 入力でデバイ ス ID を確認し、不一致の場合は SR に失敗フ ラ グをセ ッ ト する
表 9-84. チェ ッ ク ・ ビジーフ ラ グ (0xF0)
データ フ ォーマ ッ ト : B: bit 0: ビジーフ ラ グ (1= ビ ジー ) 他の全ビ ッ ト は予約 )
例 : 0x3C 00 00 00
1 バイ ト リ ー ド , e.g. 0x01 (busy フ ラ グがセ ッ ト )
ま と め と し て、 UFM への ラ イ ト と 消去、 および リ ー ド には複数のポー ト を使用し て実行で き ます。 こ れはシ
ス テム設計におけ る柔軟性を増大し ます。 操作はセ ク タ内の特定ページに対し て定義 さ れた命令 と オペラ ン
ドを用いて実行されます。
タイミング図
デバイス HE/ZEデバイス HCデバイス
MachXO2-256 0x01 2B 00 43 0x01 2B 80 43
MachXO2-640 0x01 2B 10 43 0x01 2B 90 43
MachXO2-1200 0x01 2B 20 43 0x01 2B A0 43
MachXO2-2000 0x01 2B 30 43 0x01 2B B0 43
MachXO2-4000 0x01 2B 40 43 0x01 2B C0 43
MachXO2-7000 0x01 2B 50 43 0x01 2B D0 43
UFM CFG NVR EN 必要? CMD
(Hex)
図 9-24. I 2 Cビットの転送タイミング
オペラ ン ド
(Hex)
データ
モード
9-62
データ
サイズ
データ フ ォーマ ッ ト
x N E2 00 00 00 W 4B 表 9-80 参照
UFM CFG NVR EN 必要? CMD
(Hex)
オペラ ン ド
(Hex)
データ
モード
データ
サイズ
データ フ ォーマ ッ ト
x x N F0 00 00 00 R 1B xxxx xxxB
SCL
SDA
data line
stable;
data valid
change
of data
allowed
tSDA_DEL

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-25. SPI 制御タ イ ミ ン グ (CPHA=0, TXEDGE=0)
MCLK/CCLK
(CPOL=0)
MCLK/CCLK
(CPOL=1)
SPISO or SI
SISPI or SO
CSSPIN/SCSN/SN
MSB first (LSBF=0):
LSB first (LSBF=1):
tL = TLead_XCNT
tT = TTrail_XCNT
tL = Tidle_XCNT
MSB
LSB
bit6
bit1
sample instants
bit5
bit2
bit4
bit3
図 9-26. SPI 制御タ イ ミ ン グ (CPHA=1, TXEDGE=0)
MCLK/CCLK
(CPOL=0)
MCLK/CCLK
(CPOL=1)
SPISO or SI
SISPI or SO
CSSPIN or SCSN
MSB first (LSBF=0):
LSB first (LSBF=1):
tL = TLead_XCNT
tT = TTrail_XCNT
tL = Tidle_XCNT
tL tT tI tL
sample instants
9-63
bit3
bit4
bit2
bit5
bit1 LSB
bit6 MSB
*Note: MachXO2 SPI configuration modes only support
CPHA = CPOL = LSBF = TXEDGE = 0
tL tT tI tL
MSB bit6 bit5 bit4 bit3 bit2 bit1 LSB
LSB bit1 bit2 bit3 bit4 bit5 bit6 MSB

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-27. SPI 制御タ イ ミ ン グ (CPHA=0, TXEDGE=1)
MCLK/CCLK
(CPOL=0)
MCLK/CCLK
(CPOL=1)
SPISO or SI
SISPI or SO
CSSPIN or SCSN
MSB first (LSBF=0):
LSB first (LSBF=1):
tL = TLead_XCNT
tT = TTrail_XCNT
tL = Tidle_XCNT
MSB
LSB
図 9-28. SPI 制御タ イ ミ ン グ (CPHA=1, TXEDGE=1)
MCLK/CCLK
(CPOL=0)
MCLK/CCLK
(CPOL=1)
SPISO or SI
SISPI or SO
CSSPIN or SCSN
MSB first (LSBF=0):
LSB first (LSBF=1):
tL = TLead_XCNT
tT = TTrail_XCNT
tL = Tidle_XCNT
tL tT tI tL
MSB
LSB
図 9-29. ス レーブ SPI のダ ミ ーバイ ト 応答 (SDBRE) タ イ ミ ング
SI(MOSI)
CS(SS)
SO(MISO)
bit6
bit1
bit6
bit1
sample instants
bit5
bit2
bit5
bit2
bit4
bit3
sample instants
9-64
bit4
bit3
bit3
bit4
bit3
bit4
bit2
bit5
bit2
bit5
bit1 LSB
bit6 MSB
tL tT tI tL
FF FF FF FF FF
bit1 LSB
bit6 MSB
CMD OP1 OP2 OP3 FF FF FF FF FF FF
Receiving Read Command
SPITXDR
NOT Ready
FF 00 D1 D2 D3
SPITXDR
Ready
DATA Read Out

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
PLL のダ イ ナ ミ ッ ク ・ コ ン フ ィ グ レーシ ョ ン設定 と の イ ン ターフ ェ イ ス
EFB モジ ュールの WISHBONE イ ン ターフ ェ イ ス を使用し て、MachXO2 デバ イ スにおけ る PLL (Phase Locked
Loop) の構成可能な設定を動的に更新で き ます。
MachXO2 デバ イ スでは最大 2 個の PLL があ り ます。 PLL0 のア ド レ ス範囲は EFB レ ジ ス タ マ ッ プでの 0x00
か ら 0x1F です。PLL1 (存在する場合) のア ド レ ス範囲は EFB レ ジ ス タ マ ッ プでの 0x20 か ら 0x3F です。PLL
コ ン フ ィ グ レーシ ョ ン ・ ビ ッ ト 及び推奨する使用法に関する詳細については ”TN1199, MachXO2 sysCLOCK
PLL Design and Usage Guide (MachXO2 sysCLOCK PLL 設計 と 使用法ガ イ ド ) ” を参照し て く だ さ い。
図 9-30 に示すよ う な、 IPexpress の EFB GUI か ら PLL コ ンポーネン ト の WISHBONE イ ン ターフ ェ イ ス を イ
ネーブルでき ます。
図 9-30. ダ イナ ミ ッ ク PLL コ ン フ ィ グ レーシ ョ ン設定の イ ン ターフ ェ イ ス
WISHBONE イ ン ターフ ェ イ スに よ り PLL 設定を動的に制御で き る よ う な イ ン ターフ ェ イ スにする と 、 次の
ポー ト を備えた IP が生成 さ れます。 それら のポー ト は PLL と の専用接続に使用されます。
表 9-85 に IP で生成さ れる信号を示し ます。 各信号の説明には使用法 と 、 それを設計プ ロ ジ ェ ク ト で接続す
る方法が示されています。
表 9-85. タ イ マ / カ ウ ン タ ~ IP 信号
信号名 I/O ビ ッ ト 幅 記 述
pll0_bus_i Input 9
pll0_bus_i Input 9
pll0_bus_o Output 17
pll0_bus_1 Output 17
入力データ と 制御バス。 ユーザは、 こ のバス をデザ イ ンで イ ン ス タ ン ス さ
れる PLL コ ンポーネン ト にのみ接続し なければな ら ない
入力データ と 制御バス。 ユーザは、 こ のバス をデザ イ ンで イ ン ス タ ン ス さ
れる PLL コ ンポーネン ト にのみ接続し なければな ら ない
出力データ と 制御バス。 ユーザは、 こ のバス をデザ イ ンで イ ン ス タ ン ス さ
れる PLL コ ンポーネン ト にのみ接続し なければな ら ない
出力データ と 制御バス。 ユーザは、 こ のバス をデザ イ ンで イ ン ス タ ン ス さ
れる PLL コ ンポーネン ト にのみ接続し なければな ら ない
9-65

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
コンフィグレーション ・ ロジックとのインターフェイス
EFB モジ ュールの WISHBONE イ ン ターフ ェ イ スに よ り 、WISHBONE ホ ス ト は MachXO2 デバ イ スのコ ン フ ィ
グ レーシ ョ ン ・ リ ソ ースにア ク セ スで き ます。 こ れは USERCODE 及び TraceID な どの コ ン フ ィ グ レーシ ョ
ン ・ リ ソースからのデータ リ ード の場合に特に有用です。 よ り 重要な点は、 ユーザはデバイ スが動作モード
の間に、 この機能によ ってデバイ スのコ ンフ ィ グレーシ ョ ン ・ フ ラ ッ シュ アレ イ を更新でき る こ と です。 こ
れはセルフ ・ コ ン フ ィ グ レーシ ョ ン動作の 1 つです。電源起動時ま たはコ ン フ ィ グ レーシ ョ ン ・ リ フ レ ッ シ ュ
動作時に、 コンフィグレーション・ フラッシュアレイの新しい内容がコンフィグレーション SRAM アレイに
ロー ド さ れ、 デバイ スは新規の コ ン フ ィ グ レーシ ョ ンで動作を継続し ます。
データ転送及び動作の実行は、 本書の UFM セ ク シ ョ ンに示し た も の と 同じ です。 こ れは、 UFM が コ ン フ ィ
グレーショ ン・ リ ソースでもあり、WISHBONE ホス ト とコンフィグレーショ ン・ ロジック との間の通信が同
一の コ マン ド レ ジ ス タ、 ス テータ ス レ ジ ス タ、 及びデータ レ ジ ス タ を通し て実行 さ れる ためです。 こ れら の
レ ジ ス タ については表 9-49 か ら表 9-57 を参照し て く だ さ い。
MachXO2 プ ロ グ ラ ミ ン グ及びコ ン フ ィ グ レーシ ョ ンの詳細については、"TN1204, MachXO2 Programming and
Configuration Usage Guide (MachXO2 プ ロ グ ラ ミ ン グ と コ ン フ ィ グ レーシ ョ ンのユーザガ イ ド ) ” を参照し て
ください。
表 9-86. MachXO2 の コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ メ モ リ ・ サ イ ズ
MachXO2
-256
MachXO2
-640
MachXO2-
640U
MachXO2-
1200
フラッシュメモリの消去とプログラム性能
表 9-87. MachXO2 の UFM/ コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ メ モ リ 性能 1
9-66
MachXO2-
1200U
MachXO2-
2000
MachXO2-
2000U
MachXO2-
4000
MachXO2-
7000
CFG ビ ッ ト 数 73,600 147,456 278,528 278,528 409,600 409,600 737,280 737,280 1,179,648
CFG バイ ト 数 9,200 18,432 34,816 34,816 51,200 51,200 92,160 92,160 147,456
CFG ページ数 575 1,152 2,176 2,176 3,200 3,200 5,760 5,760 9,216
MachXO2
-256
MachXO2
-640
MachXO2
-640U
MachXO2
-1200
MachXO2
-1200U
MachXO2
-2000
MachXO2
-2000U
MachXO2
-4000
MachXO2
-7000
CFG 消去
min.
max.
400
700
600
1100
800
1400
800
1400
1100
1900
1100
1900
1800
3100
1800
3100
2800
4800
CFG プ ロ 全て 130 270 500 500 740 740 1400 1400 2200
グラム 1 ページ 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2
UFM 消去
min.
max.
—
—
300
600
400
700
400
700
500
900
500
900
600
1000
600
1000
900
1600
UFM プ ロ 全て — 40 110 110 140 140 180 180 480
グラム 1 ページ — 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2
1. 全ての時間単位は ミ リ 秒で、 値は平均値です。

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-31. コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ ・ ア ッ プデー ト の基本フ ロー例
テクニカルサポート
Start
Ensure unused Configuration
Ports are Inactive
Enable Transparent
Configuration (0x74)
Erase Configuration Flash
Sector (0x0E)
wait for !BUSY (0xF0)
then verify !FAIL (0x3C)
Set Address to 0 (0x46)
Write 1 Page Config Data
(0x70)
wait for !BUSY (0xF0)
then verify !FAIL (0x3C)
Write more data?
ホ ッ ト ラ イ ン :1-800-LATTICE (北米)
+1-503-268-8001 (北米以外)
電子 メ ール :techsupport@latticesemi.com
インターネッ ト :www.latticesemi.com
Y
N
9-67
set Flash DONE bit (0x5E)
(optional)
set USERCODE (0xC2)
set SECURITY (0xCE, 0xCF)
Execute Flash Check (0x7D)
wait for !BUSY (0xF0)
then verify !FAIL (0x3C)
Disable Configuration (0x26)
N
Issue REFRESH (0x79)
Config via WB?
N
wait for !BUSY (0xF0)
then verify DONE (0x3C)
Done
Y

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
改訂履歴」
リ リ ース バージ ョ ン 該当新ページ 改 訂 内 容
2010 年 11 月 01.0 初版
2011 年 1 月 01.1 超多ピ ン (ultra-high I/O) “U” デバイ ス関連記述追加
2011 年 6 月 02.0
2011 年 7 月 02.1
2011 年 8 月 02.2
2011 年 9 月 02.3
WISHBONE レ ジ ス タ記述を I 2 C, SPI, TC および UFM/Configuration 各ブ
ロ ッ ク について大幅追加 ・ 修正
マスタ I2 CとマスタSPI WISHBONEフロー図を追加
UFM/Configuration コ マン ド 表を追記
UM/Configuration コ マン ド 記述を追加
I2 CとSPIタイミング図を追加
コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ メ モ リ ・ リ ソース数の表追加
UFM/Configuration 性能表を追加
付録 A, B および C を追加
その他種々のマ イナーな修正 ・ 追加 ・ 変更
図 9-11 I2C ス レーブ、 リ ー ド ラ イ ト 例追加
日本語注 :
①オ リ ジナル英語版では以下の表番号に図の連番が割 り 当て ら れています
が、 互換性のために敢えて修正し ていません。
図 9-19 / 9-20 / 9-20
②オ リ ジナル英語版では ”R1” デバイ スか ら の移行に関する記述が追加 さ
れていますが、 日本語版では省略し ています。
9-27
表番号に図番号が割 り 当て ら れていたのを修正
SPITXDR レ ジ ス タ記述の注記を追加
9-40 WBRESET ビ ッ ト の記述更新
Erase DONE コ マン ド を一覧表 9-59 内 と 個別表を削除
9-67 図 9-31 追加
9-13 I2C_PRESCALE 記述追加
9-18 図 9-10 更新
9-55 表 9-59 脚注、 シ ミ ュ レーシ ョ ン未サポー ト の追記
9-58, 9-60 フ ラ ッ シ ュ ア ド レ スの自動イ ン ク リ メ ン ト 記述追記 (3 カ所)
9-59 図 9-23 更新
9-72 付録 B 説明文追加
表 9-38/39 は英語版では Figure 9-20/21 にな っ ているが、 日本語版は連番
9-40 を付与し ている。 従っ て これらの番号以降は図表と もずれ (不一致) があ
るので、 注意されたい
9-68

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
付録 A. フ レー ミ ン グ ・ コ マン ド
SSPI、 I2C、 ま たは WISHBONEEFB を通じ てポー ト に送出 さ れる各コ マン ド ・ ス ト リ ン グは、 各イ ン ターフ ェ
イ ス用に定義さ れたプ ロ ト コルを使用し て正し い ' フ レーム ' にする必要があ り ます。SSPI 及び I2C の場合、
プ ロ ト コルは業界で定義さ れてお り 、 ま た周知さ れています (表 9-88 参照)。 内部 WISHBONE ポー ト の場
合は、 WBCE (CFGCR 0x70 のビ ッ ト 7) をセ ッ ト する こ と で各コ マン ド 列が処理 さ れます。 同様に、 各コ マ
ンド列の後でWBCEビットがクリアされます。
表 9-88. イ ン ターフ ェ イ ス ご と の コ マン ド フ レーム ・ プ ロ ト コル
イ ン ターフ ェ イ ス Pre-op (+) コ マン ド 列 Post-op (-)
SPI CS を アサー ト ( コ マン ド / オペラ ン ド / データ ) CS をネゲー ト
I2 C スタート (コマンド/オペランド/データ ストップ
WISHBONE WBCE を アサー ト ( コ マン ド / オペラ ン ド / データ ) WBCE をネゲー ト
図 9-32. WISHBONE でのデバイ ス ID リ ー ド の例 (-1200 HC デバイ ス )
wb_clk_i
wb_we_i
wb_adr_i
wb_dat_i
wb_dat_o
wb_str_i
wb_ack_o
70 71 71 71 71 73 73 73 73 70
80 E0 00 00 00 00
9-69
01 2B A0 43

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-33. I 2 Cリード・デバイスIDの例
SCL
SDA
SCL
(continued)
SDA
(continued)
Start By
Master
SCL
(continued)
SDA
(continued)
Restart
By Master
SCL
(continued)
SDA
(continued)
A6 A5 A4 A3 A2 0 0 W 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
ACK By
MachXO2
0 0 0 0 0 0 0 0
9-70
ACK By
MachXO2
Frame 1 I 2 C Slave Address Byte Frame 2 CMD Byte Frame 3 Op Byte 1
Frame 4 Op Byte 2
ACK By
MachXO2
Frame 5 Op Byte 3
ACK By
XO2
A6 A5 A4 A3 A2 0 0 R 0 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1
ID ID ID ID
0 0 0 0
ACK By
MachXO2
0 1 0 0 0 0 1 1
ACK By
Master
Frame 6 I 2 C Slave Address Byte Frame 7 Read ID Byte 1 Frame 8 Read ID Byte 2
Frame 9 Read ID Byte 3
ACK By
Master
Frame 10 Read ID Byte 4
NACK By
Master
...
...
Stop By
Master
ACK By
MachXO2
ACK By
Master
...
...
...
...

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-34. SSPI リ ー ド ・ デバ イ ス ID の例
SN
CCLK
SI
SO
SN
(continued)
CCLK
(continued)
SI
(continued)
SO
(continued)
SN
(continued)
CCLK
(continued)
SI
(continued)
SO
(continued)
1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
CMD Byte Op Byte 1 Op Byte 2
0 0 0 0 0 0 0 0
Op Byte 3 Read ID Byte 1 Read ID Byte 2
ID ID ID ID 0 0 0 0 0 1 0 0 0 0 1 1
Read ID Byte 3 Read ID Byte 4
0 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1
9-71
...
...
...
...
...
...
...
...

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
付録 B. UFM の ラ イ ト 及び リ ー ド の例
UFM およびコ ン フ ィ グ レーシ ョ ン両セ ク タ なページベースの リ ー ド と ラ イ ト に対応し ますが、消去動作はセ
ク タベースにな り ます。 一般の多数のフ ラ ッ シ ュ メ モ リ デバ イ ス と 同様に、 バ イ ト ベースの動作は対応し ま
せん。 ま た同様に、 フ ラ ッ シ ュ内の既に ラ イ ト さ れた位置にあ る値を修正し たい場合は、 消去可能な フ ラ ッ
シュの単位に対しての ” リード ・モディファイ ・ ライ ト (read-modify-write) ” 操作が必要になります。
MachXO2 の場合は最小消去単位が UFM 全セ ク タ か、 コ ン フ ィ グ レーシ ョ ン全セ ク タ にな り ます。
例えば、 UFM 内のバ イ ト 値を任意に修正する ためには、 以下が必要です。
• 1. 全 UFM データ を リ ー ド し、 EBR な ど ど こ か他の場所に保存する
• 2.UFM セ ク タ を消去する
• 3. 選択 さ れたバ イ ト を更新する
•4.UFMをページごとにプログラムする
用途に よ っては、 UFM 内容の コ ピーを EBR な ど揮発 メ モ リ に保持し、 あ る周期で UFM を更新する のが適切
かもしれません。
9-72

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-89. ラ イ ト 2 UFM フ レーム
R/W 1
CMD 2
オペラ ン ド データ コ メ ン ト
+ フレームをオープン
W 74 08 00 00 — コ ン フ ィ グ レーシ ョ ン ・ イ ン ターフ ェ イ ス を イ ネーブル
-
+
フレームをクローズ
W 47
-
+
00 00 00 — UFM ア ド レ ス を 0000 に初期化
W C9 00 00 01
00 01 02 03
04 05 06 07
08 09 0A 0B
0C 0D 0E 0F
UFM ページ 0 データ を ラ イ ト
W
-
+
3C 00 00 00 — コ ン フ ィ グ レーシ ョ ン ・ ス テータ ス レ ジ ス タ をポー リ ングする
R xx xx bx xx
-
+
W C9 00 00 01
10 11 12 13
14 15 16 17
18 19 1A 1B
1C 1D 1E 1F
ビジーフラグがセッ ト されなくなるまで繰り返すか、 ポーリ ングし
ない場合は 1000us 待つ
UFM ページ 1 データ を ラ イ ト
( ア ド レ スは自動的に イ ン ク リ メ ン ト する こ と に留意 )
W
-
+
3C 00 00 00 — コ ン フ ィ グ レーシ ョ ン ・ ス テータ ス ・ レ ジ ス タ をポー リ ング
R xx xx bx xx
-
+
ビジーフラグがク リアされるまでポーリングするか、 ポーリ ングし
ない場合は 1000us 待つ
W 26
-
00 00 00 — コ ン フ ィ グ レーシ ョ ン ・ イ ン ターフ ェ イ ス をデ ィ セーブル
1. WISHBONE か ら UFM/ コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ にア ク セ スする場合は、 データ の ラ イ ト に CFGTXDR
(0x71)、 データ の リ ー ド に CFDRXDR (0x73) を使用し ます
2. '+' 及び '-' は、 付録 A で説明し た、 各イ ン ターフ ェ イ スに該当する コ マン ド ・ フ レー ミ ング ・ プ ロ ト コルを表し ます
9-73

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-90. リ ー ド 1 UFM フ レーム ( 全デバ イ ス )
R/W 1
CMD 2
オペラ ン ド データ コ メ ン ト
+ フレームをオープン
W 74 08 00 00 — コ ン フ ィ グ レーシ ョ ン ・ イ ン ターフ ェ イ ス を イ ネーブル
-
+
フレームをクローズ
W B4
-
+
00 00 00 40 00 00 01 UFM ア ド レ ス を 0001 にセ ッ ト
W CA 10 00 01
10 11 12 13
0 ダ ミ ーバイ ト 後、 1 ページの UFM (ページ 1) データ を
リードする
R
-
+
14 15 16 17
18 19 1A 1B
1C 1D 1E 1F
W 26
-
00 00 00 — コ ン フ ィ グ レーシ ョ ン ・ イ ン ターフ ェ イ ス をデ ィ セーブル
1. WISHBONE か ら UFM/ コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ にア ク セスする場合は、 データ の ラ イ ト に CFGTXDR (0x71)、
データ の リ ー ド に CFDRXDR (0x73) を使用すし ます
2. '+' 及び '-' は、 付録 A で説明し た、 各イ ン ターフ ェ イ スに該当する コ マン ド ・ フ レー ミ ング ・ プ ロ ト コルを表し ます
表 9-91. 2 UFM フ レームの リ ー ド (R1 デバイ ス を除 く )
R/W 1
CMD 2
オペラ ン ド データ コ メ ン ト
+ フレームをオープン
W 74 08 00 00 — コ ン フ ィ グ レーシ ョ ン ・ イ ン ターフ ェ イ ス を イ ネーブル
-
+
フレームをクローズ
W 47
-
+
00 00 00 — UFM ア ド レ ス を 0000 に初期化
W CA 00 00 02
xx xx xx xx
00 01 02 03
04 05 06 07
08 09 0A 0B
4 ダ ミ ーバイ ト 後、 2 ページの UFM データ を リ ー ド する
R
-
+
0C 0D 0E 0F
10 11 12 13
14 15 16 17
18 19 1A 1B
1C 1D 1E 1F
W 26
-
00 00 00 — コ ン フ ィ グ レーシ ョ ン ・ イ ン ターフ ェ イ ス をデ ィ セーブル
1. WISHBONE か ら UFM/ コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ にア ク セスする場合は、 データ の ラ イ ト に CFGTXDR (0x71)、
データ の リ ー ド に CFDRXDR (0x73) を使用し ます
2. '+' 及び '-' は、 付録 A で説明し た、 各イ ン ターフ ェ イ スに該当する コ マン ド ・ フ レー ミ ング ・ プ ロ ト コルを表し ます
9-74

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
表 9-92. リ ー ド 2 UFM フ レーム ( 全デバ イ ス )
R/W 1
CMD 2
オペラ ン ド データ コ メ ン ト
+ フレームをオープン
W 74 08 00 00 — コ ン フ ィ グ レーシ ョ ン ・ イ ン ターフ ェ イ ス を イ ネーブル
-
+
フレームをクローズ
W 47
-
+
00 00 00 — UFM ア ド レ ス を 0000 に初期化
W CA 10 00 03
1 ページのダ ミ ーバイ ト に続いて UFM データ 2 ページを リ ー
ド 3
xx xx xx xx
xx xx xx xx
xx xx xx xx
xx xx xx xx
00 01 02 03
R
-
+
04 05 06 07
08 09 0A 0B
0C 0D 0E 0F
10 11 12 13
14 15 16 17
18 19 1A 1B
1C 1D 1E 1F
W 26
-
00 00 00 — コ ン フ ィ グ レーシ ョ ン ・ イ ン ターフ ェ イ ス をデ ィ セーブル
1. WISHBONE か ら UFM/ コ ン フ ィ グ レーシ ョ ン ・ フ ラ ッ シ ュ にア ク セスする場合は、 データ の ラ イ ト に CFGTXDR (0x71)、
データ の リ ー ド に CFDRXDR (0x73) を使用し ます
2. '+' 及び '-' は、 付録 A で説明し た、 各イ ン ターフ ェ イ スに該当する コ マン ド ・ フ レー ミ ング ・ プ ロ ト コルを表し ます
3. num_pages カ ウ ン ト 数にはダ ミ ーページ も含め る必要があ り ます
9-75

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
付録 C. 応用例
図 9-35. EFB が I 2 C マス タ / ス レーブ ( ユーザモード と コ ンフ ィ グレーシ ョ ン ・ モード )
I 2 C Device 1
I 2 C Device 2
図 9-36. EFB はス レーブ SPI ( ユーザモー ド )
External
SPI Master
SCL
SDA
SCL
SDA
SCLK
MOSI
MISO
SS
Port Address
yyyxxxxx00 (config)
yyyxxxxx01 (Pri)
Port Address
yyyxxxxx10 (Sec)
(opt.)
9-76
MachXO2
SCL
SDA
(Any GPIO)
(Any GPIO)
SN
MachXO2
CCLK
SI
SO
(Any GPIO)
SN
EFB
i2c1_scl
i2c1_sda
i2c2_scl
i2c2_sda
Configuration
EFB
spi_clk
spi_mosi
spi_miso
spi_scsn
Configuration
ufm_sn
WISHBONE
WISHBONE

MachXO2 デバイスのユーザフ ラ ッ シ ュ メ モ リ と
ラ テ ィ スセ ミ コ ンダ ク タ ー ハー ド マ ク ロ化制御機能の使用ガ イ ド
図 9-37. EFB がマス タ SPI ( ユーザモー ド )
WISHBONE
MachXO2
図 9-38. 外部マ ス タ SPI か ら MachXO2 コ ン フ ィ グ レーシ ョ ン /UFM ア ク セ ス
External
SPI Master
EFB
spi_clk
spi_mosi
spi_miso
spi_csn[0]
spi_csn[1]
...
Configuration
SCLK
MOSI
MISO
spi_csn[7]
SS
図 9-39. MachXO2 が外部 SPI フ ラ ッ シ ュ メ モ リ か ら セルフダ ウ ン ロー ド
EFB
spi_clk
spi_mosi
spi_miso
spi_csn[0]
spi_csn[1]
...
spi_csn[7]
MCLK
SISPI
SPISO
CSSPIN
(any gpio)
(any gpio)
MachXO2
SN
MCLK
SISPI
SPISO
CSSPIN
Configuration SN
(opt.)
(opt.)
(opt.)
(opt.)
9-77
MachXO2
CCLK
SI
SO
SN
SCLK
MOSI
MISO
SS
EFB
spi_clk
SCLK
MOSI
MISO
SS
spi_mosi
spi_miso
spi_scsn
Configuration
ufm_sn
SCLK
MOSI
MISO
SS
External
SPI Slave(s)
External
Slave SPI Flash