Bauelemente - Inova Semiconductors
Bauelemente - Inova Semiconductors
Bauelemente - Inova Semiconductors
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Robert Kraus<br />
Mit Volldampf<br />
durch die Leitung<br />
GigaSTAR – Ein „intelligentes“ Kabel für hohe Datenraten<br />
Kaum wird eine neuer Busstandard<br />
mit vermeintlich genügend<br />
Bandbreite eingeführt, zeigt eine<br />
neue Generation von Mikroprozessoren<br />
die Grenzen dieser Systeme<br />
auf. Der rasante Fortschritt in der<br />
Halbleitertechnik führt zu einem<br />
geradezu inflationären Anstieg der<br />
Datenraten: Innerhalb der letzten<br />
Jahre hat sich die Taktfrequenz<br />
der Mikroprozessoren im Jahresrhythmus<br />
verdoppelt, und die ersten<br />
Prozessoren mit dem „Gigahertz“<br />
als Maß für die Taktfrequenz<br />
sind praktisch serienreif.<br />
Fehlt nur noch die leistungsfähige<br />
Datenübertragung dazu.<br />
<strong>Bauelemente</strong><br />
Schnittstellen-ICs<br />
Nahezu alle großen System-Hersteller sind sich darin einig,<br />
dass sich die mit immer höher getakteten Prozessoren<br />
einhergehende Datenflut nicht mehr mit parallelen<br />
Bussystemen bewältigen lässt, und so haben in den letzten<br />
Jahren serielle Systeme ihren Siegeszug angetreten. Die<br />
Frage in den Entwicklungsabteilungen lautet heute bei abgesetzten<br />
Punkt-zu-Punkt-Übertragungen nicht mehr „parallel“<br />
oder „seriell“, sondern welcher serielle Bus für eine<br />
neue Entwicklung am besten geeignet ist. Mit GigaSTAR (Gigabit<br />
Serial Transmitter and Receiver) von der in München<br />
ansässigen <strong>Inova</strong> <strong>Semiconductors</strong> (s. nebestehenden Kasten)<br />
steht eine neue Datenübertragungs-Plattform zur Verfügung,<br />
die eine zuverlässige, stabile und 1,32 Gbit/s schnelle<br />
Datenübertragung über ein spezielles geschirmtes Kupferkabel<br />
bis zu 20 m und darüber gestattet.<br />
Die Qual der Wahl<br />
Aufgrund des großen Bedarfs an Hochgeschwindigkeits-<br />
Punkt-zu-Punkt-Verbindungen hat in den letzten Jahren<br />
bei den Lösungsansätzen eine sehr rasante Entwicklung<br />
stattgefunden. Der Anwender kann heute unter einer Vielzahl<br />
von Übertragungstechniken auswählen – von reinen<br />
seriellen Systemen bis hin zu Multiplex-Systemen, die 32<br />
bis 40 bit breite Busse auf vier bis acht differentielle Kanäle<br />
reduzieren und sie nach der Übertragung auf das ursprüngliche<br />
Format demultiplexen. Eine große Variation<br />
herrscht dabei auch bei den Datenraten, die von unter<br />
10 Mbit/s bis zu 5 Gbit/s und darüber hinaus reichen.<br />
Bei der Entscheidung für eines dieser Systeme muß der<br />
Entwickler häufig Schwerpunkte setzen und Kompromisse<br />
eingehen: Komfortable Software-Anbindung, niedrige<br />
Latenzzeit, eine hohe deterministische Datenrate und<br />
gleichzeitig eine extrem störungsarme und sichere Über-<br />
48 Elektronik 2/2000
tragung über größere Entfernungen sind dabei Anforderungen,<br />
die vermeintlich der Quadratur des Kreises gleichkommen.<br />
Vor allem bei den Bussen mit Datenraten im Gigabit-Bereich<br />
wird der Anwender oft auch mit Problemen aus der<br />
analogen HF-Technik konfrontiert, bei der etwa der Platinenentwurf,<br />
die Platzierung der Bausteine, die Leiterbahnführung,<br />
die Stecker- und Kabelauswahl und nicht zuletzt<br />
Toleranzen bei der Produktion direkten Einfluß auf die<br />
Qualität und Stabilität der Datenübertragung haben und<br />
sich auf die Bitfehlerrate auswirken.<br />
Doch nicht nur die klassische HF-Technik auf der seriellen<br />
Seite, die je nach Bussystem von wenigen Megahertz<br />
bis hin in den GHz-Bereich reicht, erfordert solide Kenntnisse<br />
in der analogen HF-Technik und eine sehr große Erfahrung<br />
beim Board-Layout. Oft ergeben sich die Probleme<br />
bereits auf der vermeintlich langsamen Parallel-Schnittstelle:<br />
Bei einer Übertragungsrate von 2,5 Gbit/s und einem<br />
40 bit breiten Parallelbus müssen 40 Verbindungen hergestellt<br />
werden, jede davon mit einer typischen Anstiegs- und<br />
Abfallzeit von weniger als 1 ns.<br />
Um die beim gleichzeitigen Umschalten entstehenden<br />
Störspitzen auf den Versorgungsleitungen in akzeptablen<br />
Grenzen zu halten, ist ein hoher Aufwand an Entkopplungs-<br />
und Layout-Maßnahmen erforderlich.<br />
<strong>Inova</strong> <strong>Semiconductors</strong> – Münchner<br />
Start-Up in der Halbleiterbranche<br />
Die <strong>Inova</strong> <strong>Semiconductors</strong><br />
GmbH, München, wurde im<br />
Februar 1999 von Josef<br />
Kreidl, Präsident der <strong>Inova</strong><br />
Computers GmbH, und<br />
Robert Kraus, Geschäftsführer<br />
der <strong>Inova</strong> <strong>Semiconductors</strong><br />
GmbH, gegründet. Die Finanzierung<br />
des Unternehmens erfolgt<br />
mit Venture-Kapital von<br />
privaten wie auch institutionellen<br />
Anlegern aus Europa<br />
sowie mit Fördermitteln des<br />
Freistaates Bayern (Förderprogramm<br />
der Innovationsberatungsstelle<br />
des Bayerischen<br />
Wirtschaftsministeriums).<br />
Die <strong>Inova</strong> <strong>Semiconductors</strong><br />
GmbH ist, ebenso wie die im<br />
Juli 1997 von J. und A. Kreidl<br />
gegründete und heute erfolgreich<br />
im CompactPCI-Boardgeschäft<br />
tätige <strong>Inova</strong> Computers<br />
GmbH, Kaufbeuren, unter<br />
der <strong>Inova</strong> Holding GmbH<br />
angesiedelt. Unter dem Dach<br />
der Holding befinden sich<br />
auch die beiden Vertriebsgesellschaften<br />
in den USA (<strong>Inova</strong><br />
Computers Inc.) und in der<br />
Schweiz (<strong>Inova</strong> Computers<br />
AG, Schweiz). Das Mitarbeiterteam<br />
der <strong>Inova</strong> <strong>Semiconductors</strong><br />
setzt sich aus<br />
langjährigen Halbleiterspezialisten<br />
mit einer Erfahrung<br />
von fast hundert Mannjahren<br />
zusammen. Zum Team der ersten<br />
Stunde gehören Robert<br />
Kraus (Geschäftsführer), Roland<br />
Neumann (Leiter Entwicklung),<br />
Robert Meyer (Leiter<br />
Fertigung & Qualitätssicherung)<br />
und Michael Riedel<br />
(Manager für System Design),<br />
dem sich im Sommer 99 noch<br />
Helmut Kohlsdorf (Leiter Vertrieb)<br />
anschloss.<br />
<strong>Inova</strong> <strong>Semiconductors</strong> kann<br />
von Beginn an auf die bereits<br />
vorhandene Vertriebsstruktur<br />
der <strong>Inova</strong>-Gruppe in Deutschland,<br />
den USA und der<br />
Schweiz zurückgreifen.<br />
Außerdem befindet sich zur<br />
Zeit ein Netz von Distributoren<br />
und Repräsentanten im<br />
Aufbau. Strategische Kunden<br />
werden weiterhin direkt von<br />
der Münchner Zentrale aus<br />
betreut (www.inova-semiconductors.de).<br />
Elektronik 2/2000 Für schnelle Anfragen: Elektronik-Leserservice Seite 128 verwenden<br />
49
Bild 1. Eine unidirektionale GigaSTAR-Übertragungsstrecke für eine<br />
Datenrate von 1,32 Gbit/s besteht aus einem Sende- und einem<br />
Empfangs-Chip mit einer geschirmten Zweidrahtleitung. Die<br />
Chips sitzen in BGA-Gehäusen mit 12 mm Kantenlänge.<br />
GigaSTAR – Entwicklungsziele<br />
Ziel bei der Entwicklung des GigaSTAR-Konzepts war es,<br />
dem Anwender ein leistungsstarkes und zuverlässiges Gigabit-Übertragungs-System<br />
anzubieten, das aus nur einem<br />
Sender- und einem Empfangsbaustein besteht sowie anwenderfreundlich<br />
und trotzdem universell einsetzbar ist.<br />
Anders ausgedrückt sollte ein „intelligentes“ Kabel („Intelligent<br />
Piece of Wire“) für hohe Datenraten mit folgenden<br />
Anforderungen geschaffen werden:<br />
● störsichere, robuste Übertragungstechnik mit hoher<br />
EMV-Verträglichkeit,<br />
● Übertragungsreichweite bis zu 20 m,<br />
● vollständige DC-Entkoppelung der Übertragungsstrecke,<br />
● Durchlaufzeiten unter 50 ns/Baustein<br />
für Echtzeit-Anwendungen,<br />
● volltransparente Datenübertragung<br />
(kein Protokoll für den An-<br />
400<br />
wender erforderlich),<br />
mW<br />
● einfach zu bedienendes, 36 bit<br />
breites Parallel-Interface mit mo-<br />
300<br />
derater Busfrequenz (≤40 MHz),<br />
● vollständige Integration aller<br />
200<br />
Funktionen in einem Baustein,<br />
● niedrige Verlustleistung,<br />
100<br />
● modulares Plattform-Konzept,<br />
skalierbar in Datenrate und Logik-Funktion.<br />
0<br />
Das GigaSTAR-Konzept –<br />
Technologie-Optimierung und<br />
intelligente Architektur<br />
Ein „Intelligentes Stück Kabel“ für<br />
Übertragungen im Gigabit-Bereich<br />
erfordert ein Höchstmaß an Funktionalität<br />
im Baustein: Auf der einen<br />
Seite sind das eine einfach zu bedienenede<br />
Parallel-Schnittstelle, intelli-<br />
1 K Gatteräquivalent<br />
<strong>Bauelemente</strong><br />
Schnittstellen-ICs<br />
gente Fehlererkennung, effektive Algorithmen für die Datencodierung<br />
und eine minimale Latenzeit. In der Summe<br />
also eine Menge an Logikfunktionen, die sich mit modernen<br />
CMOS-Technologien optimal und ökonomisch lösen<br />
lassen.<br />
Stabile Gigabit-Übertragungsstrecken erfordern aber andererseits<br />
auch zuverlässige Leitungstreiber, die Signale<br />
über größere Entfernungen sicher und störfest übertragen<br />
können, sowie hochwertige PLLs im Gigahertz-Bereich, mit<br />
welchen sich Daten und Takt aus dem Bitstrom sicher und<br />
präzise regenerieren lassen. Treiber und PLLs sollten dabei<br />
möglichst resistent gegen Störungen sein, um eine niedrige<br />
Bitfehlerrate zu erreichen. Das alles sind Aufgaben, für die<br />
auch heute noch die bipolare ECL-Technologie die besten<br />
Voraussetzungen bietet. Eine der grundsätzlichen Entscheidungen<br />
beim Entwurf des GigaSTAR-Konzeptes war deshalb<br />
der Einsatz von zwei unterschiedlichen Technologien:<br />
● Eine robuste, zuverlässige Submicron-Bipolar-Technologie<br />
für alle Hochfrequenz-Schaltungen im Gigahertz-Bereich<br />
und für die differenzielle „Current Mode-Logik“-<br />
Ausgangsstufe zur sicheren und störfesten Übertragung<br />
der seriellen Daten.<br />
● Eine leistungsfähige 0,35-µm-CMOS-Technologie mit<br />
insgesamt rund 10 000 Gatterfunktionen, um den geforderten<br />
hohen Funktionsumfang, eine niedrige Verlustleistung<br />
und hohe Anwenderfreundlichkeit zu erreichen.<br />
Beide Chips sind in einem kompakten, nur 12 mm<br />
× 12 mm großen Plastik-BGA-Gehäuse untergebracht<br />
(Bild 1). Dank der guten thermischen Eigenschaften dieses<br />
BGA-Gehäuses und der niedrigen Gesamt-Verlustleistung<br />
von jeweils knapp 1 W lässt sich der GigaSTAR-Link im erweiterten<br />
Temperaturbereich bis zu +85 °C Umgebungstemperatur<br />
einsetzen. Die Chip-Temperaturen steigen dabei<br />
nicht über 110 °C – eine Garantie für eine hohe Langzeit-Zuverlässigkeit<br />
der Bausteine.<br />
1 25 90 350 1200 MHz 4400<br />
CMOS-Chip:<br />
Komplexe Schaltung<br />
mit hoher Packungsdichte<br />
und niedriger Verlustleistung<br />
....................<br />
...................<br />
....................<br />
...................<br />
Frequenz<br />
Bipolar-Chip:<br />
HF-optimale Ausgangsstufen<br />
mit niedriger elektromagnetischer<br />
Abstrahlung,<br />
minimale Eigenstörungen auf dem Chip<br />
50 Elektronik 2/2000<br />
...................<br />
..................<br />
..................<br />
...................<br />
Bipolar<br />
Si-Ge-Bipolar<br />
CMOS<br />
Bild 2. Jeder GigaSTAR-Baustein besteht intern aus zwei Dies, einem CMOS-Chip für die<br />
Anwenderschnittstelle und einem Bipolar-Chip zur Übertragungsstrecke hin. Die Datenübertragung<br />
zwischen den Chips findet bei der für beide Technologien günstigen Übertragungsfrequenz<br />
von 350 MHz statt.
Dämpfung<br />
Frequenz<br />
Bild 3. Dämpfungs-Charakteristik des Übertragungskabels: Höhere<br />
Übertragungsfrequenz geht mit stärkerer Kabeldämpfung einher.<br />
Die Schnittstelle zwischen beiden Welten – anwenderorientierte<br />
Funktionalität einerseits und zuverlässige Übertragungstechnik<br />
andererseits – wurde in Form einer proprietären<br />
differenziellen Verbindung buchstäblich in die<br />
Mitte des GigaSTAR-Bausteins gelegt und mit einer Übergabefrequenz<br />
um die 350 MHz optimal auf die Leistung der<br />
jeweiligen Technologie abgestimmt (Bild 2).<br />
Die enge Zusammenarbeit von <strong>Inova</strong> <strong>Semiconductors</strong><br />
mit Herstellern modernster Halbleiter- und Gehäusetechnologien<br />
wie Chartered <strong>Semiconductors</strong>,<br />
Austria Mikro Systeme International AG<br />
(AMS) und Amkor stellt dabei sicher, daß<br />
Innovationen wie etwa die neue SiGe-Prozess-Technologie<br />
kurzfristig in die Giga-<br />
STAR-Entwicklung einfließen können.<br />
Dank des modularen Konzepts mit zwei<br />
Chips in einem Gehäuse lassen sich schnell<br />
neue Derivate mit anderen Anwenderschnittstellen<br />
realisieren. Die Anpassung<br />
der GigaSTAR-Plattform an eine bestimmte<br />
Systemarchitektur erfordert nur eine Neuentwicklung<br />
des Logikteils und nicht des gesamten<br />
Bausteins mit den Design-Risiken<br />
im HF-Bereich.<br />
Besonderes Augenmerk legten die Entwickler<br />
auch auf eine möglichst effektive<br />
Codierung des seriellen Datenstroms, der<br />
unabhängig von den anliegenden Daten DCbalanciert<br />
sein muss, um eine kapazitive<br />
Ankopplung des Kabels oder eines Optik-<br />
Moduls zu ermöglichen. Beim GigaSTAR<br />
kommt eine proprietäre Codierung zum<br />
Einsatz, die für ein 36 bit breites Datenwort<br />
mit nur 4 bit Overhead oder umgerechnet<br />
0,89 bit/byte auskommt. Auf diese Weise<br />
stehen bei einer Übertragungsrate von<br />
1,32 Gbit/s etwa 90 % (entspr. 1,18 Gbit/s)<br />
für die eigentlichen Nutzdaten zur Verfügung.<br />
Dies ist auch eine wichtige Voraussetzung<br />
für die angestrebte hohe Übertragungs-Reichweite<br />
von 20 m: Die bei gleicher<br />
Netto-Datenrate niedrigere Übertragungsfrequenz<br />
gegenüber bestehenden Codierverfahren<br />
(s. Tabelle) resultiert in einer<br />
<strong>Bauelemente</strong><br />
Schnittstellen-ICs<br />
geringeren Dämpfung und erlaubt damit größere Übertragungsreichweiten<br />
(Bild 3).<br />
Stabile Übertragung im Vordergrund<br />
Die maximale serielle Datenrate wurde nicht nur wegen<br />
der angestrebten erzielbaren Reichweite von 20 m deutlich<br />
unter die Marke von 2 Gbit/s gelegt, sondern liegt auch in<br />
der Forderung an die einfache Einsetzbarkeit des Produkts<br />
begründet. Die Übertragungsfrequenz von unter 700 MHz<br />
(NRZ-Signal) liegt noch in einem Frequenzbereich, in dem<br />
trotz unvermeidbarer Toleranzen bei der Herstellung und<br />
Bestückung der Systeme auch bei größeren Produktionsstückzahlen<br />
eine gleichbleibend stabile Übertragung gewährleistet<br />
wird.<br />
Benötigt der Anwender eine höhere Datenrate, lassen<br />
sich mehrere GigaSTAR-Strecken nebeneinander aufbauen<br />
– die resultierende Netto-Datenrate lässt sich so in Vielfachen<br />
von 1,18 Gbit/s skalieren.<br />
„Intelligentes Kabel“ bedeutet auch, dem Anwender eine<br />
Übertragungstechnik anzubieten, die vermeintlich Daten<br />
von der Sende- auf die Empfangsseite transparent und<br />
praktisch verzögerungsfrei abbildet, ohne ihn dabei mit externer<br />
Daten-Codierung oder Protokollen zu konfrontieren.<br />
Beim GigaSTAR werden deshalb alle für eine reibungslose<br />
Übertragung benötigten Informationen, die der Sendebau-<br />
Codierung Nutzdatenrate Overhead Nominal- Übertragungs-<br />
RDCLK<br />
PDATA (35..0)<br />
PARITY<br />
VALID<br />
TX-Shifter<br />
Shifter-<br />
Steuerung<br />
OSC EXTRC1 EXTRC2<br />
1,32-GHz-<br />
Takterzeugung<br />
Serializer<br />
52 Elektronik 2/2000<br />
Takt<br />
Framer<br />
Header MUX-Steuerung<br />
(Fluss-Steuerung und Erzeugung<br />
des Headers)<br />
RESET# PERR# PARGEN FLAGI SYNGEN<br />
datenrate frequenz<br />
GigaSTAR 148,5 Mbyte/s 0,89 (bits/byte), 10,00 % 1320 Mbit/s 660 MHz<br />
8B/10B (8-bit-/10-bit-Code) 148,5 Mbyte/s 2 (bits/byte), 20,00 % 1485 Mbit/s 742,5 MHz<br />
CMI (Coded Marked Inversion) 148,5 Mbyte/s 8 (bits/byte), 50,00 % 2376 Mbit/s 1188 MHz<br />
Bei gleicher Nutzdatenrate steigt die Übertragungsfrequenz mit der Größe des<br />
Overhead<br />
SDATA<br />
SDATA#<br />
Bild 4. Der GigaSTAR-Transmitter setzt die parallel ankommenden Daten<br />
(PDATA(35..0)) in serielle Daten zur Übertragung um.
SDATA<br />
SDATA#<br />
OSC EXTRC1 EXTRC2<br />
1,32-GHz-<br />
Takterzeugung<br />
Deserializer RX-Shifter<br />
RES<br />
stein intern erzeugt und den als Datenblöcken (frames)<br />
übertragenen Nutzdaten hinzufügt, vom Empfänger automatisch<br />
und vollständig entfernt.<br />
Diese Philosophie der einfachen Einsetzbarkeit setzt sich<br />
auch im Konzept des Parallel-Interface fort, das verschiedene<br />
Betriebsarten erlaubt und somit dem Entwickler ein<br />
hohes Maß an Flexibilität beim Design der Applikationsschnittstelle<br />
bietet.<br />
Der Sender-Baustein (Bild 4) stellt für die Ausgangs-Puffer<br />
der jeweiligen Applikation (Speicher,<br />
FIFO, ASIC oder PLD) auf Anfrage einen Lesetakt<br />
(„Read-clock“) von 33 MHz zur Verfügung, der<br />
das bis zu 36 bit breite Datenwort und – falls verfügbar<br />
– ein optionales Parity-Bit in den Baustein<br />
einliest. Auf der Empfängerseite (Bild 5) steht<br />
dann dieses Datenwort mit Parity-Bit synchron<br />
zum generierten Schreibtakt („write-clock“) wieder<br />
1:1 zur Verfügung. Bei einer Übertragung a)<br />
über eine Entfernung von 20 m verstreichen dabei<br />
zwischen dem Einlesen der Daten auf der<br />
Sendeseite und der Ausgabe auf der Empfängerseite<br />
gerade 160 ns, wobei das Signal alleine im<br />
Kabel 80 ns unterwegs ist.<br />
Takt<br />
Deframer<br />
FLAGO LSYNC# PERR# RESET#<br />
Chips und Board-Level-Produkte<br />
Um dem Anwender einen schnellen Einsatz der<br />
GigaSTAR-Technologie zu ermöglichen, bietet<br />
<strong>Inova</strong> neben den integrierten GigaSTAR-Bausteinen<br />
auch zwei Board-Produkte an:<br />
Ein Applikations-Kit (Bild 6 a) ermöglicht über<br />
eine komfortable PC-Ansteuerung alle Arten von<br />
Evaluierungen des GigaSTAR-Links. Über eine<br />
gepufferte, 2 × 36 bit breite Parallel-Schnittstelle<br />
lässt sich dieses Kit einfach an jedes System anpassen.<br />
<strong>Bauelemente</strong><br />
Schnittstellen-ICs<br />
Das so genannte Piggyback-Board<br />
(Bild 6 b), ein Bestandteil des Applikations-<br />
Kits, gibt es auch als eigenständiges Produkt.<br />
Dieses bietet dem Anwender eine<br />
vollständige und einfach einzusetzende Implementierungsmöglichkeit<br />
eines Giga-<br />
STAR-Links mit 2 × 1,32 Gbit/s (Voll-Duplex).<br />
Das nur 64 mm × 59 mm große,<br />
steckbare Piggyback-Board läßt sich über<br />
eine 2 × 36 bit breite Schnittstelle (3,3 V<br />
CMOS-Pegel) mit einer Taktfrequenz von<br />
moderaten 33 MHz einfach in eine Applikation<br />
einbinden.<br />
Schnittstellen anpaßbar<br />
und skalierbar<br />
Die in diesem Artikel vorgestellten Bausteine<br />
sind die ersten Produkte der als<br />
Datenübertragungsplattform konzipierten<br />
GigaSTAR-Baureihe. Innerhalb der Sendeund<br />
Empfänger-Bausteine sind Anwenderschnittstelle<br />
und Übertragungstechnik in<br />
separate Technologien aufgeteilt, so dass<br />
sich diese Verbindungslösung flexibel in andere Systemumgebungen<br />
einbinden lässt.<br />
Die hochdichte CMOS-Technologie ermöglicht die problemlose<br />
Realisierung selbst komplexerer System-Schnittstellen.<br />
Somit lassen sich künftige GigaSTAR-Produkte beispielsweise<br />
direkt an bestehende Standards in Computer-,<br />
54 Elektronik 2/2000<br />
WRCLK<br />
PDATA(35..0)<br />
PARITY<br />
Bild 5. Der GigaSTAR-Receiver empfängt die seriellen Daten und wandelt sie<br />
zurück ins parallele Format.<br />
b)<br />
EPP<br />
PLD<br />
OE#<br />
.................<br />
.................<br />
PDATA (35...0)<br />
OE<br />
RDCLK<br />
OSC<br />
66 MHz<br />
PDATA (35...0)<br />
WRCLK<br />
36<br />
36<br />
Tx-<br />
FIFO<br />
Rx-<br />
FIFO<br />
36<br />
36<br />
GigaSTAR-<br />
Sender<br />
INGT165B<br />
GigaSTAR-<br />
Empfänger<br />
INGR165B<br />
GigaSTAR<br />
INGT165B<br />
Sender<br />
GigaSTAR<br />
INGR165B<br />
Empfänger<br />
SDATA<br />
SDATA#<br />
Bild 6.a) Applikations-Kit mit Sende- und Empfangspufferspeichern (FIFOs)<br />
auf der 170 × 100 mm 2 großen Platine. Das PLD adaptiert das paralle GigaSTAR-Interface<br />
an die EPP-Schnittstelle (Enhanced Parallel Port) eines PC.<br />
b) Blockschaltung des Piggyback-Boards (64 × 59 mm 2 ), das Teil des Applikationskits<br />
ist. Für eine bidirektionale Verbindung sind auf beiden Seiten<br />
der Übertragungsstrecke jeweils ein Empfänger- und ein Sendebaustein erforderlich.
Telekommunikations- und Industrie-Anwendungen anpassen,<br />
um damit den Datendurchsatz bei Hochleistungsrechnern<br />
zu erhöhen.<br />
Unabhängig davon kann auch die Übertragungskapazität<br />
den System-Bedürfnissen angepaßt werden: Mit der heute<br />
bereits verfügbaren Silizium-Germanium-Bipolar-Prozesstechnik<br />
ist es möglich, integrierte Mehrkanal-Systeme mit<br />
noch niedrigerer Verlustleistung zu realisieren.<br />
Die Integration einer komplexen System-Schnittstelle etwa<br />
mit vier Übertragungskanälen und einer Gesamtbandbreite<br />
von über 5 Gbit/s lässt sich mit der GigaSTAR-Plattform<br />
mit rund 3 W Verlustleistung problemlos in einem<br />
Gehäuse realisieren, ohne dass dabei Abstriche hinsichtlich<br />
der Übertragungssicherheit und -reichweite gemacht werden<br />
müssten.<br />
Von Telecom-Anwendungen<br />
bis zur Industrie-Elektronik<br />
Zum potentiellen Kunden- bzw. Anwenderkreis der<br />
GigaSTAR-Produkte gehören sowohl die Großindustrie<br />
wie auch mittelständische High-Tech-Firmen z.B. der Telekommunikations-,<br />
Unterhaltungselektronik- und Massenspeicher-Branche,<br />
die sich mit Produkten auf dem Welt-<br />
Auf dem Markt gibt es heute<br />
eine ganze Reihe von seriellen<br />
Buskonzepten, die für unterschiedliche<br />
Anwendungen<br />
konzipiert sind und vielfach<br />
Übertragungsraten im Gigabit-<br />
Bereich anbieten oder zumin-<br />
dest ankündigen. Alle seriellen<br />
Systeme lassen sich prinzipiell<br />
nach Systemparametern wie<br />
Protokoll, Übertragungsmedium,<br />
Datenrate, Latenzzeit,<br />
Bitfehlerrate, maximale Übertragungs-Entfernung<br />
und anderen<br />
Kenngrößen unterschei-<br />
<strong>Bauelemente</strong><br />
Schnittstellen-ICs<br />
markt behaupten wollen und sich deshalb vom Wettbewerb<br />
abheben müssen.<br />
Typische Einsatzbereiche der GigaSTAR-Technik finden<br />
sich überall dort, wo es auf die sichere und störungsfreie<br />
Übertragung großer Datenmengen in hoher Geschwindigkeit<br />
zu einem akzeptablen Preis-Leistungs-Verhältnis ankommt.<br />
Dazu zählen u.a. die (Echtzeit-)Bilderkennung und<br />
-verarbeitung wie etwa bei Bankautomaten oder Zugangssicherungssystemen<br />
mit Fingerabdruck- bzw. Iris-Erkennung<br />
(High-Speed-Scanning), zukünftige DVI-Anwendungen<br />
(Digital Visual Interface), Hochgeschwindigkeits-<br />
Drucker, medizinische Diagnostik, industrielle Steuerungen<br />
(Robotik, Echtzeit-Achsensteuerung), Vermittlungssysteme<br />
(schnelle Switches in der Telekommunikation) sowie<br />
schnelle Massenspeicher.<br />
Funktion des GigaSTAR-Links<br />
Serielle Buskonzepte im Markt<br />
den, doch alleine auf dieser<br />
Basis einen Vergleich anzustellen,<br />
würde heißen, Äpfel mit<br />
Birnen zu vergleichen.<br />
Die Bedeutung der einzelnen<br />
Parameter hängt immer stark<br />
von der jeweiligen Applika-<br />
tion ab: So ist es etwa für viele<br />
Consumer-Anwendungen bei<br />
kürzeren Entfernungen unerheblich,<br />
wenn Sende- und<br />
Empfangssystem über Signal-,<br />
Masseleitungen oder den<br />
Schirm des Bus-Systems elektrisch<br />
miteinander verbunden<br />
Die GigaSTAR-Verbindung ist für die Einrichtung zuverlässiger<br />
und schneller Datenübertragungssysteme mit minimaler<br />
Latenzzeit konzipiert. In den Sender- und Empfängerbausteinen<br />
sind sämtliche Funktionen des Datentransfer-Managements<br />
einschließlich der Hochfrequenz-Blöcke<br />
integriert. Beide <strong>Bauelemente</strong> verfügen über ein anwender-<br />
sind. In industriellen Anwendungen<br />
und räumlich ausgedehnten„Panel-Link“-Systemen,<br />
bei denen Rechner und<br />
Monitore getrennt voneinander<br />
aus dem Netz versorgt<br />
werden, kann es allerdings zu<br />
GigaSTAR FibreChannel FireWire USB (Version 1.0)<br />
Nominal-Datenrate [Gbit/s] 1,32 1,0625 0,4 0,0015/0,012<br />
Netto-Datenrate [Gbit/s] 1,188 0,8 abhängig von Konfi- abhängig von Konfi-<br />
guration und Topologie guration und Topologie<br />
Übertragungs-Reichweite [m] >20 >20 4,5 3<br />
(Punkt-zu-Punkt mit Kupferkabel)<br />
AC-Entkopplung ja ja nein nein<br />
Parallel-Schnittstelle 36 bit@33 MHz 8/16bit@100/50 MHz, baustein-abhängig baustein-abhängig<br />
Topologie<br />
10/20bit@100/50 MHz<br />
● Punkt-zu-Punkt ja ja ja ja<br />
● Bus nein nein ja ja<br />
Kenndaten von seriellen Bussen (aktuelle Implementierung)<br />
Störungen oder sogar zu unzulässig<br />
hohen Potentialausgleichsströmen<br />
kommen. Bei<br />
Echtzeit-Steuerungssystemen<br />
und schnellen Computer-<br />
Backup-Systemen (Memory-<br />
Mapping) stehen dagegen<br />
eher minimale Latenzzeit und<br />
eine sehr hohe Datentransferrate<br />
im Vordergrund.<br />
Generell lassen sich serielle<br />
Buskonzepte aber in zwei<br />
große Hauptgruppen unterteilen:<br />
die klassischen schnellen<br />
Punkt-zu-Punkt-Verbindungen<br />
ohne Übertragungsprotokoll<br />
und die Systeme mit einem<br />
komplexeren Arbitrierungsprotokoll,<br />
die für Netz-Topologien<br />
mit Bus-Brücken und -Knoten<br />
entwickelt wurden, aber auch<br />
für Punkt-zu-Punkt-Verbindungen<br />
eingesetzt werden können.<br />
Vertreter der ersten Gruppe<br />
sind GigaSTAR (1,32 Gbit/s)<br />
und FibreChannel (1,06<br />
Gbit/s), zur zweiten Gruppe<br />
gehören etwa der FireWire<br />
(0,4 Gbit/s) und der Universal<br />
Serial Bus (0,0015/0,012<br />
Gbit/s). Bei FireWire und USB<br />
wurden in letzter Zeit leistungsfähigere<br />
Standards verabschiedet:<br />
Die Datenrate bei FireWire<br />
(IEEE1394) wird in absehbarer<br />
Zeit von derzeit 400<br />
auf 800 Mbit/s steigen, die<br />
nächste Version 2.0 des USB-<br />
Standards weist bereits Datenraten<br />
bis 480 Mbit/s aus.<br />
Elektronik 2/2000 55
PORT A<br />
D35<br />
D0<br />
freundliches 36-bit-Parallel-Interface mit standardmäßigen<br />
Logikpegeln (3,3 V CMOS), um eine möglichst einfache Anpassung<br />
an beliebige Applikationen zu ermöglichen.<br />
Die Verbindung gestattet am Parallel-Interface eine Dauer-Übertragungsrate<br />
bis zu 148,5 Mbyte/s. Dies entspricht<br />
einem seriellen Bitstrom mit einer Nutzdatenrate von maximal<br />
1,188 Gbit/s. Mit zusätzlichen Bits zur Synchronisation,<br />
Paritätsprüfung und DC-Balancierung der Übertragung ergibt<br />
sich eine maximale Bitrate durch die seriellen I/O-<br />
Blöcke von 1,32 Gbit/s. Die Effizienz der Übertragung beträgt<br />
somit 90 %. Mit einer Signallaufzeit für Sender und<br />
Empfänger von je 40 ns berechnet sich die typische Gesamt-<br />
Latenzzeit der GigaSTAR-Verbindung wie folgt (Bild 7):<br />
t pd = (2 × 40 ns) + (4 ns/m × Kabellänge [m])<br />
Dies entspricht 160 ns bei einer 20 m langen Verbindung<br />
über STP-Kupferkabel (Shielded Twisted Pair).<br />
Das Taktsystem<br />
Die serielle Bit-Taktfrequenz von 1320 MHz wird durch<br />
interne PLL-Stufen erzeugt. Sender und Empfänger benötigen<br />
einen externen Referenztakt von 66 MHz. Eine fortlaufende<br />
Phasenangleichung im Empfänger sorgt für die Synchronisation<br />
des Empfangstaktes zum Sendetakt.<br />
Das parallele Datenformat<br />
Sowohl der Sender- als auch der Empfänger-Chip des<br />
GigaSTAR-Systems sind, wie bereits erwähnt, mit einem<br />
36-bit-Parallel-Interface ausgestattet. Die maximal 33 MHz<br />
betragende Frequenz an dieser Schnittstelle entspricht einer<br />
Periodendauer von 30 ns für die Signale WRCLK und<br />
RDCLK. Die Übertragung eines extern generierten Paritätsbits<br />
synchron zum parallelen Datenwort ist optional möglich.<br />
Steht ein externes Paritätsbit zur Verfügung, so prüft<br />
der Sender das Signal, bevor es übertragen wird. Liegt kein<br />
externes Paritätsbit vor, generiert der Sender dieses Signal<br />
automatisch. Sender und Empfänger besitzen Ausgänge<br />
zur Anzeige von Paritätsfehlern.<br />
Das serielle Datenformat<br />
Der serielle Datenstrom ist ohne Gleichanteil und ermöglicht<br />
so den Einsatz einer kapazitiven (AC-)Kopplung, wodurch<br />
die vollständige Gleichstrom-Trennung der Verbin-<br />
<strong>Bauelemente</strong><br />
Schnittstellen-ICs<br />
GigaSTAR GigaSTAR<br />
Sender<br />
INGT165<br />
~<br />
t = max. 20 m<br />
tpd = 40 ns tpd = 4 ns/m . l(m)<br />
Empfänger<br />
INGR165<br />
tpd = 40 ns<br />
dung erreicht wird. Die Gleichtaktunterdrückung der seriellen<br />
Daten gewährleistet eine eigene Codierung im Senderbaustein.<br />
Kabel öffnet die Augen<br />
B<br />
D35<br />
D0 PORT<br />
Bild 7.<br />
Eine komplette<br />
Übertragungsstrecke<br />
von 20 m<br />
weist etwa eine<br />
Signallaufzeit von<br />
160 ns auf. Jeweils<br />
40 ns benötigt das<br />
Signal durch einen<br />
Baustein und 80 ns<br />
auf der Strecke<br />
über das Kabel.<br />
Keineswegs zu unterschätzen sind die hochfrequenten<br />
Übertragungseigenschaften des Kabels, so dass dieses als<br />
wichtige Komponente des Systems von Beginn an in die<br />
Produktentwicklung miteinbezogen wurde. Zur Datenübertragung<br />
über die weite Entfernung von rund 20 m sind<br />
außer an die elektrischen Eigenschaften auch hohe Anforderungen<br />
sowohl an die mechanische Stabilität des Kabels<br />
als auch an eine sichere, verschraubbare Steckverbindung<br />
für die Anbindung an das System zu stellen.<br />
All diese Eigenschaften vereint ein sogenanntes Shielded-Twisted-Pair-Kabel<br />
(geschirmte und verdrillte Zweidrahtleitung),<br />
das mit angegossenen Sub-D-Steckern (DB-9)<br />
bereits fertig konvektioniert in verschiedenen Längen angeboten<br />
wird und standardmäßig über zwei Leitungspaare<br />
verfügt. Mit zwei Leitungspaaren pro Kabel können so Hinund<br />
Rückkanal in einem System realisiert werden (Vollduplex-Übertragung).<br />
Bereits bei den Chip-Simulationen wurden die HF-Parameter<br />
des Kabels konsequent berücksichtigt. Die entsprechenden<br />
Daten haben die Kabelspezialisten von W.L. Gore<br />
& Associates [1] in aufwendigen Charakterisierungen in<br />
ihren US-Labors ermittelt.<br />
Für die anvisierte Entfernung von 20 m war neben einer<br />
möglichst konstanten HF-Impendanz von 100 Ω (differenziell)<br />
inklusive der Steckverbindungen auch ein niedriger<br />
Gleichstromwiderstand von großer Bedeutung, wobei das<br />
STP-Kabel mit einem größeren Leiterquerschnitt hier deutliche<br />
Vorteile gegenüber konventionellen Koaxial-Kabeln<br />
wie etwa einem RG-174 zeigt.<br />
Erste Feldversuche mit GigaSTAR-Bausteinen zeigten,<br />
dass die simulierten Werte nicht nur erreicht, sondern z.T.<br />
noch übertroffen werden konnten:<br />
Bild 8 zeigt den differenziellen Pegel am Empfänger-Baustein<br />
in Abhängigkeit von der Leitungslänge mit einem<br />
Standard-STP-Kabel von Gore. Für diese Messungen wurde<br />
ein Datenmuster gewählt, das für die Kabel-Übertragung<br />
besonders anspruchsvoll ist: Auf eine Folge von<br />
„Nullen“ bzw. „Einsen“, bei der das Kabel seinen maximalen<br />
Spannungshub erreicht, folgt eine kurze „Eins-Null-<br />
Eins“-Sequenz mit maximaler Datenrate, die der Empfän-<br />
56 Elektronik 2/2000
ger noch sicher erkennen muß. Das Kabel wird dabei – nur<br />
durch Kondensatoren entkoppelt – direkt von den zwei differenziellen<br />
Ausgängen des GigaSTAR-Sendebausteins<br />
INGT165B getrieben. Der Pegel am Eingang des Kabels beträgt<br />
dabei rund 800 mV SS .<br />
Wie die Messungen zeigen, wird das Signal nach 10 m<br />
Leitungslänge nur um rund 40 % auf 460 mV gedämpft<br />
und selbst nach der spezifierten Maximallänge von 20 m<br />
stehen mit rund 270 mV immer noch fast 35 % des Eingangspegels<br />
zur Verfügung. Bei einer Eingangsempfindlichkeit<br />
des Empfängers von unter 150 mV beträgt die verbleibende<br />
Pegelreserve immer noch 120 mV oder 80 % bezogen<br />
auf die Eingangsempfindlichkeit.<br />
<strong>Bauelemente</strong><br />
Schnittstellen-ICs<br />
Wurden diese Messungen noch mit Gores STP-Kabel und<br />
einer einfachen externen Leitungskompensation (R-L-Kombination)<br />
durchgeführt, so steht nun mit „Eye Opener Plus“<br />
ein neuentwickeltes STP-Kabel von Gore zur Verfügung.<br />
Durch die Verwendung verschiedener Materialien für den<br />
Hin- und Rückleiter ändert sich der LC-Belag linear mit der<br />
Länge: Das Kabel kompensiert sich damit selbst.<br />
Erste Messungen mit den GigaSTAR-Bausteinen und<br />
dem „Eye Opener Plus“-Kabel bestätigten die Vorteile dieser<br />
neuen Konstruktion: Selbst nach 30 m Kabellänge liegt<br />
hier der Pegel bei der maximalen Datenrate von 1,32 Gbit/s<br />
noch bei knapp 340 mV und ist damit deutlich höher als<br />
beim Standardkabel nach 20 m.<br />
Elektronik 2/2000 Für schnelle Anfragen: Elektronik-Leserservice Seite 128 verwenden<br />
57
a)<br />
c)<br />
Neben weiteren Untersuchungen an den „Eye Opener<br />
Plus“-Kabeln wird <strong>Inova</strong> <strong>Semiconductors</strong> auch eine neue,<br />
kompakte Steckverbindung charakterisieren und sie bei<br />
Eignung für die GigaSTAR-Applikations- und Piggyback-<br />
Boards alternativ zum heutigen Sub-D-Stecker anbieten.<br />
Der so genannte Micro-D-Stecker ist bei annähernd gleichen<br />
mechanischen und elektrischen Daten gegenüber dem<br />
heutigen Sub-D-Stecker um mehr als die Hälfte kleiner und<br />
erlaubt damit speziell für Mehrkanal-GigaSTAR-Systeme<br />
eine deutlich höhere Packungsdichte der Anschlüsse. gs<br />
Literatur<br />
[1] Mehr Informationen zu Kabeln von W.L.Gore unter:<br />
www.gore.com/electronics<br />
[2] www.inova-semiconductors.de<br />
<strong>Bauelemente</strong><br />
Schnittstellen-ICs<br />
Bild 8. Dämpfung des Signals auf der Übertragungsleitung: a) diff. Pegel 478 mV nach 5 m; b) diff. Pegel 460 mV nach 10 m;<br />
c) diff. Pegel 312 mV nach 15 m; d) diff. Pegel 272 mV nach 20 m.<br />
Robert Kraus war schon während seines<br />
Studiums der Nachrichtentechnik<br />
für verschiedene Zeitschriften als freier<br />
Fachjournalist für Audio/Videound<br />
Computertechnik tätig und konzipierte<br />
in seinem Ingenieurbüro professionelle<br />
Beschallungs- und Lichtanlagen<br />
für die Bühnen- und Filmtechnik.<br />
Nach Abschluß des Studiums arbeitete<br />
er bei Motorola und war dort<br />
in den letzten 14 Jahren in verschiedenen<br />
Funktionen des Halbleiter-Bereichs tätig, davon 10 Jahre<br />
im Management für die Bereiche Produkt-Entwicklung, -Fertigung<br />
und Marketing. Neben einigen Sonderprojekten war er zuletzt<br />
als Senior Manager verantwortlich für das weltweite System-<br />
Engineering für Standardkomponenten im Automobil-Bereich,<br />
bevor er im März 1999 die Geschäftsleitung der <strong>Inova</strong><br />
<strong>Semiconductors</strong> GmbH übernahm.<br />
58 Elektronik 2/2000<br />
b)<br />
d)