VHDL vs. Verilog - Weblearn.hs-bremen.de - Hochschule Bremen
VHDL vs. Verilog - Weblearn.hs-bremen.de - Hochschule Bremen
VHDL vs. Verilog - Weblearn.hs-bremen.de - Hochschule Bremen
- Keine Tags gefunden...
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
Einleitung Grundlagen Programbeispiele Fazit1 EinleitungAnfängeProgrammablaufKomplexität2 GrundlagenDatentypenFunktionenModularisierungZeitverhaltenOperatorenKonstrukte auf Gatterebene3 Programbeispiele<strong>VHDL</strong> Enco<strong>de</strong>r<strong>Verilog</strong> Deco<strong>de</strong>r4 FazitÜbersicht<strong>VHDL</strong> <strong>vs</strong>. <strong>Verilog</strong>2 / 83
Change language