VHDL vs. Verilog - Weblearn.hs-bremen.de - Hochschule Bremen
VHDL vs. Verilog - Weblearn.hs-bremen.de - Hochschule Bremen
VHDL vs. Verilog - Weblearn.hs-bremen.de - Hochschule Bremen
WENIGER ANZEIGEN
- Keine Tags gefunden...
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Einleitung Grundlagen Programbeispiele FazitHardwarebeschreibungssprachenHDL - Hardware Description LanguageIntegrierte Schaltungen durch eine formale SyntaxZeitliche Abläufe und Parallelitäten sind beschreibbarSimulierung durch EDA - Werkzeuge(Electronic Design Automation)<strong>VHDL</strong> <strong>vs</strong>. <strong>Verilog</strong>3 / 83
Change language