VHDL vs. Verilog - Weblearn.hs-bremen.de - Hochschule Bremen
VHDL vs. Verilog - Weblearn.hs-bremen.de - Hochschule Bremen
VHDL vs. Verilog - Weblearn.hs-bremen.de - Hochschule Bremen
- Keine Tags gefunden...
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
Einleitung Grundlagen Programbeispiele FazitHardwarebeschreibungssprachenHDL - Hardware Description LanguageIntegrierte Schaltungen durch eine formale SyntaxZeitliche Abläufe und Parallelitäten sind beschreibbarSimulierung durch EDA - Werkzeuge(Electronic Design Automation)<strong>VHDL</strong> in Europa und <strong>Verilog</strong> in <strong>de</strong>n USA<strong>VHDL</strong> <strong>vs</strong>. <strong>Verilog</strong>3 / 83
Change language