DATA SHEET

製 品 仕 様 書
MN87401-EB
全 ページ ページ
206 9
図 目 次
図 3-1 参 考 システム 図 ............................................................................................................................... 16
図 3-2 ブロック 図 ....................................................................................................................................... 17
図 4-1 端 子 配 置 図 (TOP VIEW) .............................................................................................................. 18
図 5-1 SPIインターフェースタイミング......................................................................................................... 32
図 6-1 コマンドフォーマット......................................................................................................................... 33
図 6-2 レジスタへの 書 き 込 みシーケンス .................................................................................................... 34
図 6-3 レジスタからの 読 み 出 しシーケンス.................................................................................................. 34
図 6-4 メモリへの 書 き 込 みシーケンス ........................................................................................................ 34
図 6-5 メモリからの 読 み 出 しシーケンス...................................................................................................... 35
図 7-1 割 り 込 み 生 成 論 理 .......................................................................................................................... 36
図 8-1 動 作 モード 遷 移 ............................................................................................................................. 37
図 8-2 電 源 ONからのシーケンス............................................................................................................. 39
図 8-3 XTALとシンセサイザ 起 動 シーケンス .............................................................................................. 40
図 9-1 送 受 信 状 態 遷 移 図 ......................................................................................................................... 41
図 10-1 フレームフォーマット...................................................................................................................... 46
図 10-2 SFDデータの 送 信 順 番 ................................................................................................................. 47
図 10-3 LSBFIRST 時 のビット 同 期 モードでのデータの 構 成 ........................................................................ 47
図 10-4 ビット 同 期 モードとSFD 同 期 モードの 8 ビット 化 動 作 の 違 い............................................................ 47
図 10-5 PHR 長 1 オクテット 時 のPHRフォーマット...................................................................................... 48
図 10-6 PHR 長 2 オクテット 時 のPHRフォーマット...................................................................................... 48
図 10-7 PHR 長 による 有 効 データの 位 置 と 送 受 信 順 番 .............................................................................. 49
図 10-8 MACフレームとMHR................................................................................................................... 49
図 10-9 FC 部 の 構 成 ................................................................................................................................. 50
図 10-10 ADDRESS 部 の 構 成 .................................................................................................................. 50
図 10-11 パケットモード 時 のフレーム 受 信 ( 正 常 受 信 時 アンテナダイバOFF)............................................ 55
図 10-12 パケットモード 時 のフレーム 受 信 ( 正 常 受 信 時 アンテナダイバON) ............................................. 55
図 10-13 フラグメントモード 時 のフレーム 受 信 ( 正 常 受 信 時 アンテナダイバOFF)........................................ 55
図 10-14 フラグメントモード 時 のフレーム 受 信 ( 正 常 受 信 時 アンテナダイバON).......................................... 55
図 10-15 強 制 終 了 時 のフレーム 受 信 ........................................................................................................ 56
図 10-16 CRCエラー 時 のフレーム 受 信 ..................................................................................................... 56
図 10-17 MHRエラー 時 のフレーム 受 信 (PKT_FILレジスタのFAILTIM(BIT[9])=1 ................................... 56
図 10-18 MHRエラー 時 のフレーム 受 信 ( 図 10-17 以 外 の 場 合 ) ................................................................. 56
図 11-1 ACKフレーム 生 成 方 法 ................................................................................................................. 58
図 16-1 BACKOFFシーケンス.................................................................................................................. 64
図 18-1 クロック 生 成 部 ブロック .................................................................................................................. 67
図 19-1 ホワイトニングとマンチェスタエンコード 範 囲 ................................................................................... 71
パナソニック 株 式 会 社 デバイス 社