计 算 机 组 织 与 系 统 结 构

计 算 机 组 织 与 系 统 结 构
设 计 单 周 期 数 据 通 路
Designing a Single Cycle Datapath
( 第 十 讲 )
程 旭
2008.5.5
本 讲 提 纲
° 介 绍
° 设 计 处 理 器 的 步 骤
° 数 据 通 路 、 寄 存 器 - 寄 存 器 操 作 的 定 时
° 立 即 数 逻 辑 操 作 的 数 据 通 路
° 装 入 和 存 储 操 作 的 数 据 通 路
° 转 移 和 跳 转 操 作 的 数 据 通 路
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
编 译 器
计 算 机 组 织 与 系 统 结 构 课 程 内 容
控 制
接 口
计 算 机
存 储 器
输 入
° 课 程 概 述 和 计 算 技 术 发 展 简 史 ( 第 一 部 分 )
° 计 算 机 性 能 ( 第 二 部 分 )
° 指 令 系 统 体 系 结 构 和 MIPS ( 第 三 部 分 )
性
能
评
价
处 理 器
数 据 通 路
输 出
° 如 何 实 现 算 术 运 算 、 如 何 设 计 ALU ( 第 四 部 分 )
° 建 造 能 够 执 行 指 令 的 处 理 器 ( 第 五 部 分 )
° 利 用 流 水 技 术 改 进 性 能 ( 第 六 部 分 )
° 存 储 系 统 : caches 和 虚 拟 存 储 器 ( 第 七 部 分 )
°I/O 系 统 ( 第 八 部 分 )
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心

教 学 目 标 : 已 经 掌 握 的 内 容
处 理 器 性 能
CPI
° 计 算 机 的 五 个 基 本 部 件
处 理 器
控 制
数 据 通 路
存 储 器
输 入
输 出
° 计 算 机 的 性 能 决 定 于 :
• 指 令 总 数
• 时 钟 周 期 时 间
指 令 总 数
• 每 条 指 令 的 时 钟 周 期 数 目
° 处 理 器 设 计 ( 数 据 通 路 和 控 制 ) 将 决 定 :
• 时 钟 周 期 时 间
• 每 条 指 令 的 时 钟 周 期 数 目
周 期 时 间
° 单 周 期 处 理 器 :
• 优 点 : 每 条 指 令 一 个 时 钟 周 期
° 本 讲 主 题 : 数 据 通 路 设 计
• 缺 点 : 时 钟 周 期 时 间 太 长
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
如 何 设 计 处 理 器 : 循 序 渐 进
1. 分 析 指 令 系 统 => 数 据 通 路 需 求
北 京 大 学 计 算 机 科 学 技 术 系
通 过 寄 存 器 传 输 描 述 每 条 指 令 的 意 图
针 对 ISA 寄 存 器 , 数 据 通 路 必 须 具 备 必 要 的 存 储 元 件
可 能 需 要 多 个
数 据 通 路 必 须 支 持 每 种 寄 存 器 传 输
2. 选 择 一 组 数 据 通 路 部 件 , 建 立 时 钟 同 步 方 法
3. 根 据 需 求 , 组 装 数 据 通 路
4. 分 析 每 条 指 令 的 实 现 , 以 确 定 如 何 设 置 影 响 寄 存 器 传 输
的 控 制 点
5. 装 配 控 制 逻 辑
北 京 大 学 微 处 理 器 研 究 开 发 中 心
MIPS 指 令 格 式
° 所 有 的 MIPS 指 令 都 是 32 位 长 。 具 有 如 下 三 种 格 式 :
31 26 21 16 11 6
0
• R 型
op rs rt rd shamt funct
6 bits 5 bits 5 bits 5 bits 5 bits 6 bits
31 26 21 16
• I 型
op rs rt immediate
0
6 bits 5 bits 5 bits
16 bits
• J 型
31 26
0
op
target address
6 bits 26 bits
° 不 同 的 场 位 为 :
• op: 指 令 的 操 作
• rs, rt, rd: 源 和 目 的 寄 存 器 描 述 符
• shamt: 移 位 量
• funct: 选 择 Op 场 位 指 定 的 不 同 操 作
• address / immediate: 地 址 偏 移 量 或 者 立 即 数 数 值
• target address: 跳 转 指 令 的 目 标 地 址
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心

本 讲 涉 及 的 MIPS 指 令 系 统 子 集
° 加 法 和 减 法
• add rd, rs, rt
• sub rd, rs, rt
° 或 立 即 数 :
• ori rt, rs, imm16
° 装 入 和 存 储
• lw rt, rs, imm16
• sw rt, rs, imm16
31
31
° 转 移 :
• beq rs, rt, imm16
31
° 跳 转 :
• j target
26
21
16
op rs rt rd shamt funct
6 bits 5 bits 5 bits 5 bits 5 bits 6 bits
26 21 16
op rs rt immediate
6 bits 5 bits 5 bits
16 bits
26
op
target address
6 bits 26 bits
11
6
0
0
0
逻 辑 寄 存 器 传 输
° 寄 存 器 传 输 语 言 (RTL) 描 述 每 条 指 令 的 意 图
° 所 有 的 指 令 都 以 取 指 开 始
inst
op | rs | rt | rd | shamt | funct = MEM[ PC ]
op | rs | rt | Imm16 = MEM[ PC ]
Register Transfers
ADDU R[rd] ⇐ R[rs] + R[rt]; PC ⇐ PC + 4
SUBU R[rd] ⇐ R[rs] - R[rt]; PC ⇐ PC + 4
ORi R[rt] ⇐ R[rs] ∪ zero_ext(Imm16); PC ⇐ PC + 4
LOAD R[rt] ⇐ MEM[ R[rs] + sign_ext(Imm16)]; PC ⇐ PC + 4
STORE MEM[ R[rs] + sign_ext(Imm16) ] ⇐ R[rt]; PC ⇐ PC + 4
BEQ if ( R[rs] == R[rt] ) then PC ⇐ PC + sign_ext(Imm16)] || 00
else PC ⇐ PC + 4
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
第 一 步 : 指 令 系 统 需 求 分 析
° 存 储 器
• 指 令 和 数 据
第 二 步 : 数 据 通 路 的 部 件
° 组 合 元 件
° 通 用 寄 存 器 (32 x 32)
• 读 RS
• 读 RT
• 写 RT 或 RD
° 程 序 计 数 器 (PC)
° 扩 展 器 (Extender)
°Add 和 Sub 寄 存 器 或 扩 展 后 的 立 即 数
°PC 加 上 4 或 扩 展 后 的 立 即 数
A
B
32
32
Adder
CarryIn
° 存 储 元 件
32
• 时 钟 同 步 方 法
Write Enable
Data In
N
Clk
Data Out
N
Sum
Carry
Selec
A
t
32
32
Y
B 32
MUX
RW RA RB
Write Enable 5 5 5
busW
32
Clk
32 32-bit
Registers
busA
32
busB
32
A
B
32
32
ALU
OP
Result
32
Zero
Write Enable
Data In
Address
DataOut
32 32
Clk
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心

组 合 逻 辑 部 件
° 加 法 器
° 多 路 选 择 器
°ALU
A
32
B
32
Select
A
32
B
32
A
32
B
32
MUX
CarryIn
Adder
32
32
OP
32
ALU
Sum
Carry
Y
Result
Zero
存 储 部 件 : 寄 存 器
° 寄 存 器
• 类 似 于 D 触 发 器 , 只 是
- N 位 输 入 和 输 出
- 写 操 作 使 能 输 入 (Write Enable
input)
• 写 使 能 (Write Enable:)
- 0: 数 据 输 出 将 不 改 变
Write Enable
Data In
- 1: 数 据 输 出 将 变 成 数 据 输 入 的 值
N
Clk
Data Out
N
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
存 储 部 件 : 寄 存 器 堆
° 寄 存 器 堆 包 含 32 个 寄 存 器 :
RW RA RB
Write Enable
5 5 5
• 两 条 32 位 输 出 总 线 :
busA
busA 和 busB
busW
32 32-bit
32
• 一 条 32 位 输 入 总 线 : busW
32 Registers
Clk
busB
° 选 择 寄 存 器 :
32
• RA 选 择 将 数 据 放 到 busA 上 的 寄 存 器
• RB 选 择 将 数 据 放 到 busB 上 的 寄 存 器
• RW 选 择 在 写 使 能 为 1 时 , 由 busW 将 写 的 寄 存 器
° 时 钟 输 入 (CLK)
• 只 有 在 写 操 作 中 ,CLK 输 入 才 有 作 用
• 在 读 操 作 中 , 寄 存 器 的 行 为 与 组 合 逻 辑 电 路 一 样 :
- RA 或 RB 有 效 => 在 访 问 时 间 之 后 ,busA 或 busB 有 效 。
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
存 储 部 件 : 理 想 化 的 存 储 器
° 理 想 化 的 存 储 器
• 单 输 入 总 线 : 数 据 输 入 (Data In)
• 单 输 出 总 线 : 数 据 输 出 (Data Out)
° 选 择 存 储 字 :
Data In
Write Enable Address
DataOut
32 32
Clk
• 地 址 (Address) 选 择 的 存 储 字 被 放 在 Data Out 上
• Write Enable = 1: Data In 总 线 上 的 数 据 被 写 入 地 址 选 择 的
存 储 单 元 中
° 时 钟 输 入 (CLK)
• 只 有 在 写 操 作 中 ,CLK 输 入 才 有 作 用
• 在 读 操 作 中 , 寄 存 器 的 行 为 与 组 合 逻 辑 电 路 一 样 :
- RA 或 RB 有 效 => 在 访 问 时 间 之 后 ,busA 或 busB 有 效 。
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心

实 现 抽 象
时 钟 同 步 方 法
Clk
Clk
PC
Setup
Hold
Don’t Care
Setup
Hold
指 令 地 址
理 想
指 令 存 储 器
Rd
5
指 令
Rs
5
Rt
5
Imm
16
.
.
.
.
.
.
.
.
.
.
.
.
32
Clk
Rw Ra Rb
32 个 32 位
寄 存 器
32
32
ALU
32
数 据 地 址
数 据 输 入
Clk
理 想
数 据 存 储 器
数 据 输 出
° 所 有 的 存 储 元 件 都 受 相 同 的 时 钟 边 沿 来 驱 动
° 周 期 时 间 >= CLK-to-Q 时 间 + 最 长 延 迟 路 径 时 间 + 建 立 时 间 + 时 钟 纽 斜
°(CLK-to-Q 时 间 + 最 短 延 迟 路 径 时 间 - 时 钟 纽 斜 ) > 保 持 时 间
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
寄 存 器 传 输 语 言 : 加 法 指 令
寄 存 器 传 输 语 言 : 装 入 指 令
°add
rd, rs, rt
°lw
rt, rs, imm16
• mem[PC]
从 存 储 器 中 取 出 指 令
• mem[PC]
从 存 储 器 中 取 出 指 令
• R[rd] ⇐ R[rs] + R[rt]
• PC ⇐ PC + 4
加 法 操 作
计 算 下 一 条 指 令 地 址
• Addr ⇐ R[rs] + SignExt(imm16) 计 算 存 储 器 地 址
• R[rt] ⇐ Mem[Addr]
将 数 据 装 入 寄 存 器
• PC ⇐ PC + 4
计 算 下 一 条 指 令 的 地 址
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心

第 三 步 根 据 需 求 组 装 数 据 通 路
° 寄 存 器 传 输 需 求 分 析 和 装 配 数 据 通 路
° 取 指
° 读 取 操 作 数 和 执 行 操 作
取 指 部 件 ( Instruction Fetch Unit) 概 况
° 基 本 寄 存 器 传 输 语 言 操 作
• 取 指 : mem[PC]
• 修 改 程 序 计 数 器 :
- 串 行 执 行 代 码 : PC⇐ PC + 4
- 转 移 或 跳 转 : PC ⇐ 其 他 数 值
Clk
PC
下 一 条 指 令
逻 辑
地 址
指 令 存 储 器
指 令 字
32
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
寄 存 器 传 输 语 言 : 加 法 指 令
寄 存 器 传 输 语 言 : 减 法 指 令
31
26 21 16 11 6
op rs rt rd shamt funct
6 bits 5 bits 5 bits 5 bits 5 bits 6 bits
0
31
26 21 16 11 6
op rs rt rd shamt funct
6 bits 5 bits 5 bits 5 bits 5 bits 6 bits
0
°add
rd, rs, rt
°sub
rd, rs, rt
• mem[PC]
从 存 储 器 中 读 取 指 令
• mem[PC]
从 存 储 器 中 读 取 指 令
• R[rd] ⇐ R[rs] + R[rt]
实 际 操 作
• R[rd] ⇐ R[rs] - R[rt]
实 际 操 作
• PC ⇐ PC + 4
计 算 下 一 条 指 令 地 址
• PC ⇐ PC + 4
计 算 下 一 条 指 令 地 址
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心

寄 存 器 - 寄 存 器 操 作 的 数 据 通 路
°R[rd] ⇐ R[rs] op R[rt] 例 如 : add rd, rs, rt
• Ra, Rb 和 Rw 来 自 指 令 的 rs, rt 和 rd 场 位
• ALUctr 和 RegWr: 在 对 指 令 进 行 译 码 之 后 的 控 制 逻 辑
31
busW
26
21
16
op rs rt rd shamt funct
6 bits 5 bits 5 bits 5 bits 5 bits 6 bits
32
Clk
RegWr
Rd
Rs
5 5 5
Rt
Rw Ra Rb
32 32-bit
寄 存 器
busA
32
busB
32
11
ALUctr
ALU
6
32
Result
0
Clk
PC
Rs, Rt, Rd,
Op, Func
ALUctr
RegWr
busA, B
busW
寄 存 器 - 寄 存 器 定 时 (Timing)
旧 值
旧 值
Clk-to-Q
新 值
旧 值
busW
32
Clk
旧 值
旧 值
RegWr
指 令 存 储 器 的 访 问 时 间
新 值
穿 过 控 制 逻 辑 的 延 迟
旧 值
新 值
Rd Rs Rt
5 5 5
Rw Ra Rb
32 32-bit
寄 存 器
新 值
busA
32
busB
32
寄 存 器 堆 的 访 问 时 间
新 值
ALUctr
ALU
ALU 延 迟
新 值
32
这 里 发 生 寄 存 器 写
Result
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
寄 存 器 传 输 语 言 : 或 立 即 数 指 令
有 立 即 数 的 逻 辑 操 作 的 数 据 通 路
°ori
31
26 21 16
op rs rt immediate
6 bits 5 bits 5 bits
16 bits
rt, rs, imm16
0
°R[rt] ⇐ R[rs] op ZeroExt[imm16]] 示 例 : ori rt, rs, imm16
31 26 21 16
11
op rs rt immediate
6 bits 5 bits 5 bits rd 16 bits
0
• mem[PC]
从 存 储 器 中 读 取 指 令
• R[rt] ⇐ R[rs] or ZeroExt(imm16)
或 操 作
• PC ⇐ PC + 4
计 算 下 一 条 指 令 的 地 址
31 26 21 16 15
0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 immediate
16 bits
16 bits
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
RegDst
busW
32
Clk
北 京 大 学 计 算 机 科 学 技 术 系
RegWr
Rd
imm16
Rt
Mux
Rs
5 5 5
Rw Ra Rb
32 32-bit
寄 存 器 堆
16
Don’t Care
(Rt)
busB
ZeroExt
32
busA
32
32
Mux
ALUctr
ALU
Result
32
ALUSrc
北 京 大 学 微 处 理 器 研 究 开 发 中 心

°lw
寄 存 器 传 输 语 言 : 装 入 指 令
rt, rs, imm16
• mem[PC]
北 京 大 学 计 算 机 科 学 技 术 系
从 存 储 器 中 读 取 指 令
• Addr ⇐ R[rs] + SignExt(imm16)
计 算 存 储 器 的 地 址
R[rt] ⇐ Mem[Addr]
从 寄 存 器 中 装 入 数 据
• PC ⇐ PC + 4
31
31
26
31
26 21 16
op rs rt immediate
6 bits 5 bits 5 bits
16 bits
21
计 算 下 一 条 指 令 地 址
16 15
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 immediate
16 bits
16 bits
26 21 16 15
1111111111111111 1 immediate
16 bits
16 bits
北 京 大 学 微 处 理 器 研 究 开 发 中 心
0
0
0
装 入 操 作 的 数 据 通 路
°R[rt] ⇐ Mem[R[rs] + SignExt[imm16]] 示 例 : lw rt, rs, imm16
Rd Rt
RegDst
Mux
Rs
RegWr 5 5 5
busW
32
Clk
31
imm16
北 京 大 学 计 算 机 科 学 技 术 系
26 21 16
11
op rs rt immediate
6 bits 5 bits 5 bits rd 16 bits
Rw Ra Rb
32 32-bit
寄 存 器 堆
16
Don’t Care
(Rt)
busB
32
Extender
ExtOp
busA
32
32
Mux
ALUSrc
ALUctr
ALU
Data In
32
Clk
32
MemWr
WrEn Adr
数 据 存 储 器
32
0
MemtoReg
Mux
北 京 大 学 微 处 理 器 研 究 开 发 中 心
寄 存 器 传 输 语 言 : 存 储 指 令
存 储 指 令 的 数 据 通 路
°sw
31
rt, rs, imm16
• mem[PC]
• Addr ⇐ R[rs] + SignExt(imm16)
• Mem[Addr] ⇐ R[rt]
• PC ⇐ PC + 4
26 21 16
op rs rt immediate
6 bits 5 bits 5 bits
16 bits
从 存 储 器 中 读 取 指 令
计 算 存 储 器 地 址
将 寄 存 器 的 内 容 存 储 到 存 储 器 中
计 算 下 一 条 指 令 地 址
0
°Mem[R[rs] + SignExt[imm16] ⇐ R[rt]] 示 例 : sw rt, rs, imm16
RegDst
busW
32
Clk
31
Rd
Mux
RegWr 5 5
0
imm16
26 21 16
op rs rt immediate
6 bits 5 bits 5 bits
16 bits
Rt
Rs Rt
5
Rw Ra Rb
32 32-bit
寄 存 器 堆
16
busB
32
Extender
busA
32
32
Mux
ALUSrc
ALUctr
ALU
Data In32
Clk
32
MemWr
WrEn Adr
数 据 存 储 器
32
0
MemtoReg
Mux
ExtOp
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心

寄 存 器 传 输 语 言 : 转 移 指 令
°beq
31
rs, rt, imm16
• mem[PC]
26 21 16
op rs rt immediate
6 bits 5 bits 5 bits
16 bits
• Cond ⇐ R[rs] - R[rt]
从 存 储 器 中 读 取 指 令
计 算 转 移 地 址
• if (COND eq 0)
计 算 下 一 条 指 令 地 址
- PC ⇐ PC + 4 + ( SignExt(imm16) x 4 )
• else
- PC ⇐ PC + 4
0
转 移 操 作 的 数 据 通 路
°beq rs, rt, imm16 需 要 比 较 Rs 和 Rt!
Rd Rt
RegDst
Mux
Rs Rt
RegWr 5 5 5
busW
32
Clk
31
26 21 16
op rs rt immediate
6 bits 5 bits 5 bits
16 bits
imm16
Rw Ra Rb
32 32-bit
寄 存 器 堆
16
busB
32
Extender
busA
32
32
Mux
ALUSrc
ALUctr
ALU
imm16
16
Branch
相 等
PC
下 一 地 址
逻 辑
0
至
指 令 存 储 器
Clk
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
ExtOp
北 京 大 学 微 处 理 器 研 究 开 发 中 心
下 一 地 址 的 二 进 制 运 算
° 从 理 论 上 讲 ,PC 是 一 个 输 入 到 指 令 存 储 器 的 32 位 的 字 节 地 址 :
• 串 行 操 作 : PC = PC + 4
• 转 移 操 作 : PC = PC + 4 + SignExt[Imm16] × 4
° 总 是 产 生 奇 特 的 数 ??, 这 是 因 为 :
• 32 位 PC 是 一 个 字 节 地 址
• 并 且 , 所 有 的 指 令 都 是 4 字 节 (32 位 ) 长
° 也 就 是 说 :
• 32 位 PC 的 最 小 两 位 (LSB) 总 是 0 :-)
• 因 而 , 没 有 必 要 用 硬 件 保 存 这 两 位
° 实 际 上 , 可 以 只 使 用 30 位 PC:
• 串 行 操 作 : PC = PC + 1
• 转 移 操 作 : PC = PC + 1 + SignExt[Imm16]
• 其 他 情 况 : 指 令 存 储 器 地 址 = PC || 00
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
下 一 地 址 逻 辑 : 昂 贵 、 快 速 的 解 决 方 案
° 使 用 30 位 PC:
• 串 行 操 作 : PC = PC + 1
• 转 移 操 作 : PC = PC + 1 + SignExt[Imm16]
• 其 他 情 况 : 指 令 存 储 器 地 址 = PC || 00
30
PC
30
+1
Clk
imm16
指 令
16
符 号 扩 展
加 法 器
30
30
30
加 法 器
30
转 移 零
00
0
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
MUX
1
Addr
Addr
指 令 存 储 器
32
指 令

下 一 地 址 逻 辑 : 价 廉 、 慢 速 的 解 决 方 案
° 为 什 么 慢 ?
• 直 到 “ 零 ”(ALU) 的 输 出 有 效 之 后 , 才 能 开 始 地 址 加 法
° 在 整 个 设 计 中 , 这 是 否 会 影 响 到 整 体 性 能 ?
• 这 里 , 不 会 ! 因 为 , 关 键 路 径 是 装 入 操 作 。
PC
Clk
imm16
指 令
16
30
符 号 扩 展
0
30
转 移
0
MUX
1
30
30
零
1 Carry In
加 法 器
30
00
Addr
Addr
指 令 存 储 器
32
指 令
转 移 操 作 的 数 据 通 路
°beq rs, rt, imm16 数 据 通 路 比 较 Rs 和 Rt, 生 成 条 件 ( 等 于 )!
4
imm16
16
31
Adder
PC Ext
26 21 16
op rs rt immediate
6 bits 5 bits 5 bits
16 bits
32
Adder
nPC_sel
Mux
00
32
PC
Clk
指 令 地 址
Rs Rt
RegWr 5 5 5
busA
Rw Ra Rb
32 32-bit
寄 存 器 堆
busW
32
Clk
0
busB
32
Cond
Equal?
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
综 上 所 述 : 单 周 期 数 据 通 路 ( 不 包 括 Jump 指 令 )
4
imm16
16
PC Ext
Adder
32
Adder
nPC_sel
Mux
北 京 大 学 计 算 机 科 学 技 术 系
指 令 存 储 器
32
00
指 令 地 址
PC
Clk
RegDst
busW
32
Clk
Rt
Rd
Rs
1 Mux0
Rs Rt
RegWr
5 5 5
imm16
Rt
Rw Ra Rb
32×32 位
寄 存 器 堆
16
Rd
busB
32
扩 展 器
busA
32
ExtOp
Imm16
32
0
Mux
1
ALUSrc
ALUctr
指 令
ALU
32
Data In 32
Clk
相 等
MemWr
32
WrEnAdr
数 据 存 储 器
MemtoReg
Mux
北 京 大 学 微 处 理 器 研 究 开 发 中 心
0
1
关 键 路 径 抽 象
° 寄 存 器 堆 和 理 想 存 储 器 :
Clk
• 只 有 在 写 操 作 中 ,CLK 输 入 才 能 产 生 影 响
• 在 读 操 作 中 , 其 行 为 与 组 合 逻 辑 电 路 一 样 :
- 地 址 => 在 访 问 时 间 (Access time) 之 后 , 输 出 有 效 。
PC
指 令 地 址
理 想
指 令 存 储 器
32
Clk
北 京 大 学 计 算 机 科 学 技 术 系
Rd
5
指 令
Rs
5
Rt
5
Rw Ra Rb
32 个 32 位
寄 存 器
Imm
16
32
32
ALU
32
关 键 路 径 ( 装 入 操 作 ) =
PC 的 Clk-to-Q 时 间 +
指 令 存 储 器 的 访 问 时 间 +
寄 存 器 堆 的 访 问 时 间 +
ALU 完 成 32 位 加 法 +
数 据 存 储 器 的 访 问 时 间 +
写 寄 存 器 堆 的 建 立 时 间 +
时 钟 纽 斜
数 据 地 址
数 据 输 入
Clk
理 想
数 据 存 储 器
数 据 输 出
北 京 大 学 微 处 理 器 研 究 开 发 中 心

第 四 步
指 令
存 储 器
Adr
nPC_sel
给 定 数 据 通 路 :RTL ⇒ 控 制
Op
Instruction
Fun
Rt
Rs
Rd
控 制
RegWr RegDst ExtOp ALUSrc
DATA PATH
Imm16
ALUctr
MemWr
MemtoReg
Equal
控 制 信 号 的 含 义
°ExtOp: Zero / Sign
°ALUsrc:
°ALUctr:
RegDst
32
Clk
0 => regB; 1 => immed
Add / Sub / Or
Rd
Rt
1 Mux0
Rs Rt
RegWr
5 5 5
imm16
Rw Ra Rb
32×32 位
寄 存 器 堆
16
busB
32
扩 展 器
busA
32
32
0
Mux
1
°MemWr: write memory
°MemtoReg: 1 => Mem
°RegDst:
°RegWr:
ALUctr
相 等
=
ALU
32
32
WrEn Adr
Data In32
数 据 存 储 器
Clk
0 => Rt 1 => Rd
write dest register
MemWr MemtoReg
0
Mux
1
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
ExtOp
ALUSrc
北 京 大 学 微 处 理 器 研 究 开 发 中 心
控 制 信 号
控 制 信 号
指 令 寄 存 器 传 输
ADD R[rd] ⇐ R[rs] + R[rt]; PC ⇐ PC + 4
ALUsrc = RegB, ALUctr = Add RegDst = rd, RegWr, nPC_sel = +4
SUB R[rd] ⇐ R[rs] - R[rt]; PC ⇐ PC + 4
ALUsrc = ___, Extop = __, ALUctr = ___, RegDst = ___, RegWr(?), MemtoReg(?), MemWr(?), nPC_sel =__
ORi R[rt] ⇐ R[rs] + zero_ext(Imm16); PC ⇐ PC + 4
ALUsrc = ___, Extop = __, ALUctr = ___, RegDst = ___, RegWr(?), MemtoReg(?), MemWr(?), nPC_sel =__
LOAD R[rt] ⇐ MEM[ R[rs] + sign_ext(Imm16)]; PC ⇐ PC + 4
ALUsrc = ___, Extop = __, ALUctr = ___, RegDst = ___, RegWr(?), MemtoReg(?), MemWr(?), nPC_sel =__
STORE MEM[ R[rs] + sign_ext(Imm16)] ⇐ R[rs]; PC ⇐ PC + 4
ALUsrc = ___, Extop = __, ALUctr = ___, RegDst = ___, RegWr(?), MemtoReg(?), MemWr(?), nPC_sel =__
BEQ if ( R[rs] == R[rt] ) then PC ⇐ PC + sign_ext(Imm16)] || 00 else PC ⇐ PC + 4
ALUsrc = ___, Extop = __, ALUctr = ___, RegDst = ___, RegWr(?), MemtoReg(?), MemWr(?), nPC_sel =__
inst
Register Transfer
ADD R[rd] ⇐ R[rs] + R[rt]; PC ⇐ PC + 4
ALUsrc = RegB, ALUctr = Add RegDst = rd, RegWr, nPC_sel = +4
SUB R[rd] ⇐ R[rs] - R[rt]; PC ⇐ PC + 4
ALUsrc = RegB, ALUctr = Sub RegDst = rd, RegWr, nPC_sel = +4
ORi R[rt] ⇐ R[rs] + zero_ext(Imm16); PC ⇐ PC + 4
ALUsrc = Im, Extop = 0 ALUctr = Or RegDst = rt, RegWr, nPC_sel = +4
LOAD R[rt] ⇐ MEM[ R[rs] + sign_ext(Imm16)]; PC ⇐ PC + 4
ALUsrc = Im, Extop = Sign ALUctr = Add
MemtoReg, RegDst = rt, RegWr, nPC_sel = +4
STORE MEM[ R[rs] + sign_ext(Imm16)] ⇐ R[rs]; PC ⇐ PC + 4
ALUsrc = Im, Extop = Sign ALUctr = Add MemWr, nPC_sel = +4
BEQ if ( R[rs] == R[rt] ) then PC ⇐ PC + sign_ext(Imm16)] || 00 else PC ⇐ PC + 4
nPC_sel = EQUAL, ALUctr = Sub
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心

第 五 步 : 每 个 控 制 信 号 的 逻 辑
°nPC_sel ⇐ if (OP == BEQ) then EQUAL else 0
°ALUsrc ⇐ if (OP == 000000) then Reg B else Immed
°ALUctr
°ExtOp
°MemWr
°RegWr:
北 京 大 学 计 算 机 科 学 技 术 系
⇐ if (OP == 000000) then funct elseif (OP == ORi) then OR
elseif (OP == BEQ) then Sub
else Add
⇐ if _____________
(OP == ORi) then Zero else Sign
⇐ (OP _____________ == Store)
°MemtoReg ⇐ (OP _____________ == Load)
°RegDst:
⇐
if _____________
((OP == Store) ∪ (OP == BEQ)) then 0 else 1
⇐ if _____________
((OP == Load) ∪ (OP == ORi)) then 0 else 1
北 京 大 学 微 处 理 器 研 究 开 发 中 心
4
imm16
16
例 如 : Load 指 令
PC Ext
Adder
32
Adder
nPC_sel
+4
Mux
北 京 大 学 计 算 机 科 学 技 术 系
指 令 存 储 器
指 令 地 址
32
00
PC
Clk
busW
32
Clk
Rt
Rs
Rd
RegDst Rd Rt
rt
1 Mux0
Rs Rt
RegWr
5 5 5
imm16
Rw Ra Rb
32×32 位
寄 存 器 堆
16
busB
32
扩 展 器
sign
Imm16
busA
32
32
0
Mux
1
指 令
ALUctr
add
ext
ALU
Data In32
32
Clk
相 等
MemWr MemtoReg
32
WrEnAdr
数 据 存 储 器
Mux
ExtOp ALUSrc
北 京 大 学 微 处 理 器 研 究 开 发 中 心
0
1
实 现 的 抽 象 图
实 际 MIPS 的 数 据 通 路
控 制
理 想
指 令 存 储 器
指 令 地 址
指 令
Rd Rs
5 5
Rt
5
控 制 信 号
条 件
Next Address
00
PC
32
Rw Ra Rb
32 32-bit
Registers
A
32
B
ALU
32
数 据 地 址
理 想
数 据 存 储 器
数 据 输 入
数 据 输 出
Clk
32
Clk
Clk
Datapath
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心

寄 存 器 传 输 语 言 : 跳 转 指 令
取 指 部 件
31 26
op
target address
6 bits 26 bits
°j target
• mem[PC]
从 存 储 器 中 读 取 指 令
• PC ⇐ PC || target
计 算 下 一 条 指 令 地 址
0
°j target
• PC ⇐ PC || target
30
PC
30
1
Clk
imm16
指 令 16
PC
4
目 标 指 令
26
加 法 器
SignExt
30
加 法 器
30
30
30
30
0
MUX
1
0
MUX
1
跳 转
00
Addr
Addr
指 令 存 储 器
32
指 令
转 移
零
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
综 上 所 述 : 单 周 期 数 据 通 路 ( 包 括 Jump 指 令 )
° 除 了 控 制 信 号 , 我 们 已 经 学 会 了 单 周 期 数 据 通 路 的 设 计
RegDst
busW
32
Clk
Rd
Rt
1 Mux0
Rs Rt
RegWr
5 5 5
imm16
Rw Ra Rb
32×32 位
寄 存 器 堆
16
busB
32
扩 展 器
busA
32
ExtOp
转 移
跳 转
Clk
32
0
Mux
1
ALUSrc
取 指 部 件
ALUctr
ALU
Data In 32
Clk
零
32
指 令
Rt
Rs
MemWr
WrEn Adr
数 据 存 储 器
Rd
32
Imm16
0
Mux
1
MemtoReg
本 讲 小 结
° 设 计 处 理 器 的 五 个 步 骤
1. 分 析 指 令 系 统 => 数 据 通 路 需 求
2. 选 择 一 组 数 据 通 路 部 件 , 建 立 时 钟 同 步 方 法
3. 根 据 需 求 , 组 装 数 据 通 路
4. 分 析 每 条 指 令 的 实 现 , 以 确 定 如 何 设 置 影 响 寄 存 器 传 输 的 控 制 点
5. 装 配 控 制 逻 辑
°MIPS 可 以 简 化 上 述 工 作
• 所 有 指 令 具 有 相 同 的 大 小
• 源 寄 存 器 都 在 相 同 的 位 置
• 立 即 数 的 场 位 大 小 、 位 置 恒 定
• 操 作 都 作 用 于 寄 存 器 / 立 即 数
° 单 周 期 数 据 通 路 ⇒ CPI=1, 时 钟 周 期 时 间 ⇒ 很 长
° 下 一 讲 : 实 现 控 制 逻 辑
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心
北 京 大 学 计 算 机 科 学 技 术 系
北 京 大 学 微 处 理 器 研 究 开 发 中 心