<strong>Tema</strong> 6<strong>Etapas</strong> <strong>de</strong> <strong>Salida</strong>Figura 10: Estructura general <strong>de</strong> un bloque realimentado con una etapa <strong>de</strong> salida no lineal.sustrato aumenta la distorsión en tecnologías CMOS.Para estimar la distorsión <strong>de</strong> una señal, se recurre a un parámetro llamado Distorsión armónicatotal (T HD). Si suponemos que la señal original admite un <strong>de</strong>sarrollo <strong>de</strong> Fourier:f (t) = a 0 + a 1· sin (ωt − ϕ 1 ) + a 2· sin (2ωt − ϕ 2 ) + a 3· sin (3ωt − ϕ 3 ) + . . .se calcula T HD como:T HD =aunque, por comodidad, se suele hacer la aproximaciónPara uso <strong>de</strong> alumnos <strong>de</strong> la√a 2 2 + a 2 3 + a 2 4 + . . .a 1(17)∣ aT HD =k ∣∣∣∣(18)a 1siendo k el primer armónico <strong>de</strong> consi<strong>de</strong>ración. En general, el cálculo <strong>de</strong> estos parámetros es difícily laborioso, incluso utilizando programas como WxMAXIMA o MATHEMATICA. Por ello, a veceses preferible utilizar directamente el cálculo numérico en la señal temporal. Así, SPICE proporcionados instrucciones, FFT y FOURIER, que ayudan en esta empresa.Debe tenerse en cuenta que, en sistemas realimentados negativametne, la distorsión se reduceenormemente. Sea el bloque <strong>de</strong> Fig. 10, en el que 1/K simboliza una red resistiva y la gananciadiferencial, G, es enorme. Se va a cumplir que 2 :(V A = G· V IN − V )OKCombinando ambas expresiones, se <strong>de</strong>duce que:V OUT = f (V A ) ⇒ V A = f −1 (V OUT ) (19)<strong>Universidad</strong> <strong>Complutense</strong> <strong>de</strong> <strong>Madrid</strong>http://www.ucm.esV OUT + K·f −1 (V OUT )G(20)= K·V IN (21)La inuencia <strong>de</strong> la parte no lineal <strong>de</strong>crece enormemente al estar dividida por la ganancia G. Téngaseen cuenta, a<strong>de</strong>más, que este mecanismo también reduce enormemente la inuencia <strong>de</strong> la tensión <strong>de</strong>oset <strong>de</strong> las etapas <strong>de</strong> salida, que son <strong>de</strong>l or<strong>de</strong>n <strong>de</strong> la tensión <strong>de</strong> codo <strong>de</strong> una o dos uniones PN o2 Cualquier matemático pondría el grito en el cielo, y con razón, por Eq. 19 ya que no se ha <strong>de</strong>mostrado que fsea una función biyectiva, en la que tenga sentido <strong>de</strong>nir la función inversa. Sin embargo, como en la mayoría <strong>de</strong> loscasos reales esto es así, daremos este paso como válido.Electrónica Analógica Ingeniería Superior en Electrónica 12
<strong>Tema</strong> 6<strong>Etapas</strong> <strong>de</strong> <strong>Salida</strong>Figura 11: Estructura push-pull clase AB mejorada en tecnología bipolar.<strong>de</strong> <strong>de</strong> una tensión umbral en tecnologías CMOS.Por último, hay que reseñar que si no se inserta una resistencia <strong>de</strong> carga, los dos transistores<strong>de</strong>ben estar en corte con lo que el consumo es nulo. Por este motivo, esta estructura es muy popularen dispositivos con bajo consumo aunque se <strong>de</strong>be evitar su uso en caso <strong>de</strong> que se busque minimizarla distorsión <strong>de</strong> la señal.2.2.2. Etapa push-pull clase AB mejorada (tecnología bipolar)Esta estructura, tremendamente popular en el diseño <strong>de</strong> amplicadores operacionales <strong>de</strong> propósitogeneral en tecnología bipolar, consiste básicamente en el circuito mostrado en Fig. 11. El funcionamiento<strong>de</strong> esta red es sencillo ya que la fuente <strong>de</strong> corriente polariza los dos diodos creando unadiferencia <strong>de</strong> tensión entre las bases <strong>de</strong> los transistores. Así, V B2 = V IN y V B1 = V IN + 2·V γ . Enesta estructura, se elimina la zona muerta <strong>de</strong>l par clase B ya que se permite que los dos transistoresse encuentren en ZAD <strong>de</strong> manera simultánea. Así, se elija el camino que se elija (por Q 2 o por Q 1 ),se <strong>de</strong>muestra que V OUT = V IN + V γ .El precio que hay que pagar es que un mayor consumo en reposo. Sin embargo, no es tan altocomo el <strong>de</strong> la etapa seguidora simple y permite el drenaje <strong>de</strong> corriente.Esta estructura pue<strong>de</strong> mejorarse fácilmente con una serie <strong>de</strong> modicaciones sencillas. Así, sepodrían reemplazar los transistores por pares Darlington aunque esto implicaría añadir más diodosen serie para aumentar el <strong>de</strong>splazamiento <strong>de</strong> tensión. En algunos casos, se preere crear la diferencia<strong>de</strong> tensión <strong>de</strong> 2·V γ (4·V γ en caso <strong>de</strong> usar dos Darlington) por medio <strong>de</strong> resistencias. Finalmente, lafuente <strong>de</strong> corriente pue<strong>de</strong> tomarse prestada <strong>de</strong> la etapa anterior como se hace, por ejemplo, cuandoPara uso <strong>de</strong> alumnos <strong>de</strong> la<strong>Universidad</strong> <strong>Complutense</strong> <strong>de</strong> <strong>Madrid</strong>http://www.ucm.esla etapa previa es un inversor CC-CE cargado con una fuente <strong>de</strong> corriente.2.2.3. Etapa push-pull clase AB mejorada (tecnología CMOS)En este caso, la estructura básica es la mostrada en Fig. 12a. En esta estructura, hay quecompensar una diferencia <strong>de</strong> tensión V T HN + |V T HP | entre las puertas <strong>de</strong> los transistores, cosa quese hace ajustando la fuente <strong>de</strong> corriente I Q y la resistencia R. Alternativamente, la resistencia pue<strong>de</strong>reemplazarse con dos transistores colchón con drenador y puerta cortocircuitados, uno PMOS y otroNMOS, colocados en serie para recrear la diferencia <strong>de</strong> tensión buscada. Sin embargo, persiste elElectrónica Analógica Ingeniería Superior en Electrónica 13