Tema 6: Etapas de Salida - Universidad Complutense de Madrid

More documents

Recommendations

Info

Tema 6Etapas de SalidaFigura 4: Seguidor de fuente con un NMOS.en pequeña señal de los dispositivos. Se remite a temas previos para conocer con detalle este efecto.2.1.2. Seguidor de fuente NMOSLa estructura de esta etapa es equivalente a la anterior (Fig. 4) teniendo en cuenta que eltransistor NMOS debe encontrarse en saturación. Las ventajas son evidentes pues la puerta deltransistor hace que la corriente de entrada sea nula y que la impedancia de entrada sea innita. Porotra parte, hay que recordar que no tiene sentido utilizar conguraciones Darlington.La ecuación que rige este circuito es sencilla pues:Para uso de alumnos de laβ · (V IN − V O − V T H ) 2 ∼ =V OR L+ I Q (11)Esta ecuación sí es resoluble al ser cuadrática pero la solución cerrada tampoco nos aporta demasiado1 . Es evidente, por otra parte, que al ser la ecuación no lineal debe aparecer distorsión en lasalida. Por otro lado, el término de la izquierda es siempre positivo con lo que:β · (V IN − V O − V T H ) 2 ∼ =V OR L+ I Q ≥ 0 ⇒ V O ≥ −R L·I Q (12)En otras palabras, también aparece saturación temprana para tensiones negativas. En último lugar,supondremos que la carga no es muy exigente con lo que la ecuación anterior se transformaría en:β · (V IN − V O − V T H ) 2 ∼ = IQ ⇒ V O = V IN − V T H −√IQβUniversidad Complutense de Madridhttp://www.ucm.esLo que indica que la salida es perfectamente lineal y con ganancia 1. Lamentablemente, esto no esasí pues no hemos tenido en cuenta el efecto sustrato. En caso de que el sustrato del NMOS estéconectado a la tensión más negativa del circuito, se verica que V T H = f (V SB ) = f (V OUT + V EE ).Por tanto aparece un término no lineal que afecta a la relación entrada-salida incluso con resistenciasmuy grandes, cosa que no ocurre en la versión en tecnología bipolar.El mejor medio de saber cómo afecta este efecto es estudiar la relación A V = ∆V O∆V IN(13)= vov in, mejor1 Por otra parte, recordemos que estas ecuaciones se han basado en un modelo extremadamente simplicado deltransistor.Electrónica Analógica Ingeniería Superior en Electrónica 8
Tema 6Etapas de SalidaFigura 5: Seguidor de fuente con un NMOS. Modelo en pequeña señal para el cálculo de ganancia.que la original V OUT = f (V IN ), por medio del modelo en pequeña señal del seguidor de fuente (Fig.5). En esta estructura, v gs = v in − v o y v bs es bien 0 en transistores discretos o −v s = −v o encircuitos integrados. Si operamos con esta idea, se acaba concluyendo quePara uso de alumnos de lag mA V =g m + g mb + g o + R −1 + R −1 ≈LUniversidad Complutense de Madridhttp://www.ucm.esQ1(14)1 + g mbg mque, como se vio en temas anteriores, es un parámetro del orden de 0.7-0.9 en dispositivos reales.Por tanto, el seguidor de fuente sufre un deterioro de ganancia que debe compensarse en las etapasanteriores.Fijémonos ahora en otras características. Una manera de estimar la tensión de saturación positivaes recordar que el transistor debe trabajar en saturación por lo que V GS = V IN −V O ≥ V T H ⇒ V O ≤V IN − V T H ≤ V CC − V T H . Por tanto, la diferencia entre la tensión de salida y la de alimentaciónpositiva no debe ser inferior al valor de la tensión umbral. En el caso de saturación negativa, esnecesario conocer la construcción de la fuente de polarización.La corriente de cortocircuito negativa es, obviamente, I Q . La positiva es más difícil de calcularaunque debe vericar siempre lo siguiente:0 de salida se puede calcular fácilmentellegando a la conclusión de que:2.1.3. Seguidores PNP y PMOSZ O = ( g m + g mb + g o + R −1L)+ RQ−1 −1(16)Las estructuras anteriores tienen sus gemelos para drenar corriente. Fig. 6 muestra un seguidorde emisor PNP (a) y un seguidor de fuente PMOS (b). Todo lo discutido en las dos seccionesanteriores sigue siendo válido en las estructuras simétricas.Sin embargo, estas estructuras adolecen de un grave problema pues, al estar basadas en eltransporte de huecos en lugar de electrones, la trasconductancia es menor. En el caso del seguidorElectrónica Analógica Ingeniería Superior en Electrónica 9
Page 1 and 2: TEMA 6: ETAPAS DE SALIDAFrancisco J
Page 5 and 6: Tema 6Etapas de Salida(a)Figura 1:
Page 7: Tema 6Etapas de SalidaFigura 2: Mod
Page 11 and 12: Tema 6Etapas de Salida(a)Figura 8:
Page 13 and 14: Tema 6Etapas de SalidaFigura 11: Es
Page 15: Tema 6Etapas de Salidaesta gura pue

Tema 6: Etapas de Salida - Universidad Complutense de Madrid

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?