Procesadores segmentados. El DLX.

AT5118 – Arquitectura e Ingeniería de Computadores IJuan Antonio MaestroPROBLEMAS¿Hay conflictos en el modelo?• 1: Las etapas de ID y WB acceden al banco deregistros simultáneamente.• 2: Las etapas de IF y MEM acceden a la memoriasimultáneamente.SOLUCIONES• 1: El banco de registros se gestiona a doble ciclo (seescribe en la primera parte y se lee en la segunda).• 2: Hay dos caches separadas (una de instrucciones yotra de datos).