PLL - PHASE LOOP LOCKED - Lazos Enganchados en Fase

Compilado, anexado y redactado por el Ing.Daniel Rabinovich/Ing. Oscar Santa Cruz - 2010comporta como un mezclador cuando se excede su rango linealV eV e d = S - ORango lineal-3/2 --/2 /2 3/2 dComparador de fase idealComparador de fase realSea V cos(ω t si ω ωV cos(ω t Δωt Θ ) cos(ω t θ )θθSdds0 θS0- θ Δω ω t ω t Δωt0000s Δωt ) y V cos(ω t )SS- si forzamos Δωt que crece monótona con el tiempo0S00Sentonces se puede expresar queSSS 0 0V eV e2 dt dTTV d =tΔωT 2πΔω Δω ωfS f2πT0S ω1T02πTt La frecuencia fundamental de Ve(t) es la diferencia f S -f O .Estados de funcionamientoEstado de corrida libreEsta condición ocurre cuando no hay señal de entrada o hay una señal de entrada a la cual ellazo no tiene posibilidades de enganchar. En esta condición, generalmente V d =0 o V d V DD /2,cuando el chip es alimentado con una fuente de tensión V DD no partida.Estado fijoEs el que corresponde cuando el lazo está enganchado en fase. f O =f S salvo una diferencia finitade fase d .Ejemplar de distribución gratuita