PLL - PHASE LOOP LOCKED - Lazos Enganchados en Fase
PLL - PHASE LOOP LOCKED - Lazos Enganchados en Fase
PLL - PHASE LOOP LOCKED - Lazos Enganchados en Fase
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
Compilado, anexado y redactado por el Ing.Daniel Rabinovich/Ing. Oscar Santa Cruz - 20104. El circuito de la figura es un demodulador FSK binario que utiliza un <strong>PLL</strong>. La señal de <strong>en</strong>tradaes s<strong>en</strong>oidal con dos posibles frecu<strong>en</strong>cias, 1.1MHz y 1.3MHz, que correspond<strong>en</strong> a los niveles lógicos“0” y “1”, respectivam<strong>en</strong>te. El limitador a la <strong>en</strong>trada convierte las señales sinusoidales <strong>en</strong> señalescuadradas de la misma frecu<strong>en</strong>cia. Las t<strong>en</strong>siones asociadas a los niveles lógicos “0” y “1” <strong>en</strong> lapuerta XOR, son 0 V y +5V, respectivam<strong>en</strong>te. El filtro pasa bajo obti<strong>en</strong>e a la salida el valor mediode la señal de <strong>en</strong>trada. La relación <strong>en</strong>tre la frecu<strong>en</strong>cia de salida y la t<strong>en</strong>sión de control del VCO esfo = 1 + 0.08·Vc MHz. El detector de umbral es un comparador que determina el nivel lógico de lat<strong>en</strong>sión de <strong>en</strong>trada comparándola con una refer<strong>en</strong>cia de 2,5 V.a) Repres<strong>en</strong>tar la relación <strong>en</strong>tre Vc y la difer<strong>en</strong>cia de fase <strong>en</strong>tre xr y xo, (Δφ).b) Indicar la difer<strong>en</strong>cia de fase <strong>en</strong>tre xo y xr cuando el <strong>PLL</strong> se halla <strong>en</strong> régim<strong>en</strong> estacionario, con lasalida <strong>en</strong>ganchada a la <strong>en</strong>trada, <strong>en</strong> dos casos: cuando la frecu<strong>en</strong>cia de <strong>en</strong>trada sea 1.1 MHz ycuando sea 1.3MHz.c) Repres<strong>en</strong>tar las señales xr, xo, Vε y Vc <strong>en</strong> los dos casos anteriores.d) ¿Cual es la máxima velocidad de transmisión de datos que permite el tiempo de <strong>en</strong>ganche del<strong>PLL</strong>?e) ¿Cual es la máxima separación <strong>en</strong>tre las frecu<strong>en</strong>cias asociadas a los niveles lógicos “0” y “1”que podemos emplear con este <strong>PLL</strong>?Sol. (b) π/4 y 3 π /4 (d) 110 kbits/s (e) 0,4 MHz5. Se utiliza un <strong>PLL</strong> de 1er ord<strong>en</strong> (sin filtro) para sintetizar una señal de 2 MHz a partir de una ondade refer<strong>en</strong>cia de 50 kHz. El oscilador variable utilizado posee una ganancia de 100 Hz/V y el detectorde fase posee una ganancia de 2 V/rad.a) Dibujar el diagrama de bloques del modelo lineal del <strong>PLL</strong>.b) Calcular el ancho de banda del sistema <strong>en</strong> lazo cerrado. Explicar su significado físico.c) Si incorporamos un filtro pasabajos a la salida del detector de fase, calcular su frecu<strong>en</strong>cia decorte para obt<strong>en</strong>er un sistema de segundo ord<strong>en</strong> con amortiguami<strong>en</strong>to ζ = 0.7Sol. (b) Β = 5 Hz (c) fc = 10 Hz6. Se utiliza un <strong>PLL</strong> para reg<strong>en</strong>erar una portadora de 1 MHz. El VCO posee una ganancia de1 kHz/V y el detector de fase posee una ganancia de 10/π V/rad.a) Dibujar el diagrama de bloques del modelo lineal y calcular la función de transfer<strong>en</strong>ciaΔωo/Δωr (sin filtro).b) Si la fase de la <strong>en</strong>trada sufre un increm<strong>en</strong>to <strong>en</strong> escalón de 45º hallar la evolucióntemporal de la fase de salida.c) Insertamos un filtro pasabajos <strong>en</strong> el lazo del <strong>PLL</strong> cuya función de transfer<strong>en</strong>cia esEjemplar de distribución gratuita