Edição 1 Especial em Português - SET

transmissão. A figura 4 mostraos estágios de processamentode bits.O Reed Solomon é um corretor deblocos que, aplicado coletivamenteao transport stream total, iráformar o pacote de dados do canal.Em cada símbolo de 188 bytessão adicionados mais 16 bytesde paridade. Assim, cada símboloé capaz de corrigir até 8 byteserrados.No caso da transmissãohierárquica, o transporte streamresultante é novamente divididopara formar o conjunto deinformações dos pacotes originais,num máximo de três streamsparalelos de processamento. Aseguir, o dispositivo dispersor deenergia, cujo objetivo é evitar arepetição de grande seqüência de1 ou 0, é aplicado em cada seçãodo processador paralelo usandoum circuito PRBS (Pseudo RandomBit Sequence). O ajuste de atraso,associado ao byte interleaving,objetiva a compensação detempo para equalizar o tempo detransmissão e recepção de todasas camadas e é sempre conduzidopelo lado da transmissão. A somade todos os atrasos, incluindo o detransmissão e recepção causadospelo bit interleaving, é sempreequivalente ao comprimento de umquadro.O codificador interno é umconvolucional puncionado comcódigo mãe de 1/2 e tem ocomprimento de compressão kde 7. Em seguida, é efetuado opuncionamento para a taxa de 1/2,2/3, 3/4, 5/6 e 7/8. Exemplificando:taxa 3/4 significa que para cada3 bits de entrada saem 4 bits docodificador.Os graus de robustez e flexibilidadepodem ser conseguidos especificandosediferentes conjuntos de parâmetrosde transmissão, tais como o númerode segmentos, a taxa de codificaçãointerna e o esquema de modulaçãopara diferentes camadas hierárquicasconforme o tipo de serviço que sepropõe prover.3.2- Seção de modulaçãoEsta seção descreve a seqüência deprocessamento de bits fornecidospela seção de codificação decanal para serem modulados.No processo de modulação dasportadoras, os bits do sinalde entrada são entrelaçados emapeados pelo esquema definidopara cada camada hierárquica.O sinal de entrada no mapeadordeve ser de 2 bits por símbolo paramodulação em QPSK, mapeadopara os eixos I e Q, de 4 bits paramodulação em 16QAM mapeadopara os eixos I e Q e de 6 bits porsímbolo para modulação e 64QAMmapeado para os eixos I e Q. Comoo número de bits por símboloaumenta de 2 para 4 e daí para 6,a taxa de bits aumenta na mesmaproporção. Ao mesmo tempo, adistância entre portadoras tambémdiminui e a configuração ficamenos robusta, porém, a taxa útildo sinal transmitida aumenta.Para proceder ao mapeamento, sãoinseridos na entrada do mapeador120 elementos de bits de atrasono momento do entrelaçamento debits para a modulação em QPSK.Para proceder ao mapeamento em16QAM, não é introduzido atrasono primeiro bit.Mas é introduzido atraso de 40elementos de bits para o segundobit, atraso de 80 elementos de bitspara o terceiro bit e 120 elementosde bits para o quarto bit. Veja nafigura 6.Existe uma correlação entre a taxade bit transmitida e a robustezdo sinal contra os efeitos dainterferência. Então, considerandoum intervalo de guarda de 1/8na modulação QPSK com taxa deC/N de 10 dB, há recepção deexcelente qualidade. Entretanto, ataxa de bits transmitida é limitadaa 10 Mbps. Para a modulação em64QAM necessita-se de C/N de 18dB para garantir uma boa recepção,contudo, a taxa de bits transmitidasobe para aproximadamente20 Mbps.Devido ao fato do nível de energiadas portadoras, desde que moduladoscom alto número deestados, ser maior do que aquelecom pequeno número de estados,o nível do sinal de transmissãoprecisa ser equalizado para que aspotências médias das portadorasfiquem aproximadamente constantes,independentemente doesquema de modulação utilizado.A tabela 2 mostra os fatores denormalização propostos.Os sinais de diferentes camadashierárquicas parametrados paradiferentes configurações necessitamser combinados a fim deserem submetidos em comum aoprocesso matemático de conversãoFigura 1Figura 2Figura 3Tabela 1FORO SBTVD 51