下载 - Xilinx

More documents

Recommendations

Info

手把手课堂:FPGA 101 手把手课堂:FPGA 101 如何在 FPGA 中实现状态机作者:Adam Taylor EADS Astrium 公司首席工程师电子邮件地址:aptaylor@theiet.org 46 赛灵思中国通讯 46 期 2012 年冬季刊
状态机往往是 FPGA 开发的主力。选择合适的架构和实现方法将确保您获得一款最佳解决方案。手把手课堂:FPGA 101 FPGA 常常用于执行基于序列和控制的行动, 比如实现一个简单的通信协议。对于设计人员来说, 满足这些行动和序列要求的最佳方法则是使用状态机。状态机是在数量有限的状态之间进行转换的逻辑结构。一个状态机在某个特定的时间点只处于一种状态。但在一系列触发器的触发下,将在不同状态间进行转换。理论上讲,状态机可以分为 Moore 状态机和 Mealy 状态机两大类。它们之间的差异仅在于如何生成状态机的输出。 Moore 状态机的输出仅为当前状态的函数。典型的例子就是计数器。而 Mealy 状态机的输出是当前状态和输入的函数。典型的例子就是 Richards 控制器(参见 http://en.wikipedia.org/wiki/ Richards_controller)。定义状态机当需要定义一个状态机时,首先要绘制一张状态图。状态图可用来显示状态、状态间的转换和状态机的输出。图 1 显示了 Moore 状态机的状态图(左)和 Mealy 状态机的状态图(右)。如果您要在物理组件中实现这些状态图(工程师在 FPGA 问世之前就是这么做的),首先就得生成当前状态和后续状态表, 然后生成实现状态机所需的逻辑。不过由于我们将使用 FPGA 来实现设计,因此我们可以直接从状态转换图开始工作。算法状态图虽然有许多状态机是使用图 1 所示的状态图方法进行设计的,但另外还有一种描述状态机行为的方法,这就是算法状态图法。ASM 图(图 2)在外观上更加接近软件工程流程图。它由三个基本部分构成: 1. 状态框。它与状态名称有关,并包含 Moore 状态输出列 2012 年冬季刊赛灵思中国通讯 46 期 47 表。 2. 决策框。如果检验某条件为真,则进行下一状态的判断。 3. 条件输出框。让状态机根据当前状态和输入描述 Mealy 输出。一些工程师认为,如果使用 VHDL 等硬件描述语言,则采用 ASM 格式进行描述的状态机更易于映射到实现方案中。 MOORE 和 MEALY:应该选择哪个? 实现 Moore 状态机还是 Mealy 状态机,取决于状态机需要实现的功能,以及特定的反应次数要求。两种状态机之间的最大差别在于状态机如何对输入做出反应。在输入和设置的适当输出之间,Moore 状态机一般有一个时钟周期的延迟。这就意味着 Moore 状态机无法对输入变化立即做出反应,这点在图 3 中可以清楚地看到。而 Mealy 状态机则能够立即对输入做出反应,这通常意味着:实现相同的函数,Mealy 状态机比 Moore
Page 1: 赛灵思第四十六期 2 0
Page 5 and 6: 作者: Mike Santarini 赛灵思 Xc
Page 7 and 8: IP 配置中的堆栈,并最终推
Page 9 and 10: 图 3:赛灵思的 28nm FPGA 相对
Page 11 and 12: 图像视频传感器广泛用于
Page 13 and 14: 一个模块中就可以实现传
Page 15 and 16: 色彩转换。我们将该 ISP
Page 17 and 18: CS1284_ARM_Asia_Large_Sign_China_FI
Page 19 and 20: 赛灵思在 Zynq TM -7000 All Pr
Page 21 and 22: 实例化 DUT 和 BFM,并在她们
Page 23 and 24: 编程人员参考。 [1] 使用 Ve
Page 25 and 26: 在赛灵思 FPGA 上用 C/C++ 源
Page 27 and 28: 如果运算过程没有反馈路
Page 29 and 30: 界面中“Run C/C++ Project”),h
Page 31 and 32: float top(float x[32]) { #pragma HL
Page 33 and 34: 例 17:用于测试浮点值近似
Page 35 and 36: FPGA 技术是一种强大且高度
Page 37 and 38: 等式 3 等式 4 其中 TF 和 Ts
Page 39 and 40: • 缩短以前的手动 RTL 创
Page 41 and 42: set_directive_interface -mode ap_fi
Page 43 and 44: 赛灵思在其 FPGA 中提供
Page 45 and 46: CLKA RST REL CLKB CLKC CLKD CLKA1 C
Page 47: 虽然 MMCM 是建立在 PLL 架构
Page 51 and 52: 无论您决定采用哪一种方
Page 53 and 54: 出色的工具解决故障! 出
Page 55 and 56: 条件下观察并调试特定节
Page 57 and 58: 化或预验证分级模块时,经
Page 59 and 60: 菜单中选择“Generate Dependen
Page 61 and 62: operations.pdf 该应用指南介
Page 63 and 64: 和实现赛灵思 28nm All Program

下载 - Xilinx

Create successful ePaper yourself

Delete template?

Save as template?