Please purchase PDF Split-Merge on www.verypdf.com to ... - Patrz

Dyski twarde i elastyczne
gdzie:
neyl- numer cylindra (numeracja od O)
lhead- liczba glowic
nhead- numer glowicy
l sec/tr -liczba sektorów na sciezke
nsee- numer sektora na sciezce (od wartosci 1).
W przypadku rozszerzonego adresu CHS (czyli XCHS) omija sie ograniczenia
BIOS-u podajac fikcyjna liczbe cylindrów i glowic. Jezeli liczba glowic podawana
przez IDE przekracza wartosc 16, jest OM zmniejszana do 16, a w zamian zwiekszana
jest podawana liczba cylindrów tak, aby osiagnac zadana pojemnosc.
3.4.1.3. Tryby transmisji
Przesylanie informacji pomiedzy pamiecia operacyjna a napedem dyskowym
moze sie odbywac w jednym z dwóch podstawowych trybów: PlO - programowanego
wejscia/wyjscia (ang. Programmable Input Output) lub DMA - bezposredniego dostepu
do pamieci (ang. Direet Memmy Aeeess). Podstawowa róznica pomiedzy tymi
trybami zostala opisana w czesci I podrecznika, gdzie opisano takze w sposób bardziej
szczególowy realizacje operacji DMA. Tu przypomnimy zasadnicza róznice pomiedzy
tymi trybami. W trybie PlO informacja pomiedzy dyskiem a pamiecia przesylana jest
za posrednictwem rejestrów procesora. Stad przykladowo przeslanie jednego bajtu
wymaga wykonania dwóch rozkazów procesora: przykladowo rozkaz IN - wczytanie
wartosci z rejestru kontrolera dysku do rejestru procesora i rozkaz MOV - przeslanie
zawartosci rejestru procesora do pamieci. Stad operacja ta angazuje czas procesora,
ale tez (co w pewnych przypadkach ma istotne znaczenie) jest Wykonywana z szybkoscia,
która zalezy od czestotliwosci taktujacej zegara procesora. Dla DMA, po zapoczatkowaniu
operacji przez procesor, przebiega ona dalej pod nadzorem ukladu zwanego
kontrolerem DMA. Kontroler ten ma wlasny zegar, od którego zalezy szybkosc
transmisji. ~peracja odczytu i zapisu danych ma miejsce w tym samym cyklu DMA ­
inaczej mówiac, operacja ta nie jest buforowana, przesylana wartosc nie jest wpisywana
do zadnego rejestru posredniego, lecz jest przesylana bezposrednio pomiedzy
pamiecia a ukladem wejscia wyjscia. Odciazenie procesora wystepujace dzieki DMA
ma szczególnie duze znaczenie przy wielozadaniowych systemach operacyjnych
i pozwala efektywniej wykorzystac czas procesora.
Rysunki 3.29 a, b i c pokazuja realizacje transmisji odpowiednio: w trybie PlO,
Single-word DMA (transmisja DMA pojedynczymi slowami), i Multi-word DMA
(transmisja blokowa DMA).
<strong>Please</strong> <strong>purchase</strong> <strong>PDF</strong> <strong>Split</strong>-<strong>Merge</strong> on www.verypdf.com to remove this watermark.
8:)