Kein Folientitel

TEI - Technische Grundlagen der Informatik 16.06.2003 

Vorlesung 5 - Folie 1 

5. Speicher 

Funktion: Programme und Daten des Prozessors speichern 

Speichertechnologien: 

1) Halbleiterspeicher - teuer 

2) Magnetspeicher - preiswert 

3) Optische Speicher - preiswert 

- sehr schnell (1-100 ns Zugriffszeit) 

- Kapazität: einige KByte - einige 100 MByte 

- langsam (0,1ms - 1 s Zugriffszeit) 

- Kapazität sehr hoch (Magnetband) 

- langsam (10-100ms Zugriffszeit) 

- Kapazität: einige 100 Mbyte 

© Prof. Dr.-Ing. M.Pollakowski



5.1.Speicherhierarchie im Computer 

Ziel: Optimierung von Zugriffszeit und Kosten 

Prinzip: Kombination unterschiedlicher Speichertechnologien 

Beispiel: 4-stufige Speicherhierarchie im PC 

Stufe 1: z.B.: 32 KByte Speicher auf dem Prozessorchip 

(L 1-Cache, First Level Cache) 

Stufe 2: Optionale Cache-Erweiterung außerhalb des Prozessorchips 

(L 2-Cache, Second Level Cache, z.B.: 256 KByte) 

Stufe 3: Hauptspeicher des Prozessors in Halbleitertechnologie 

z.B. 128 MByte RAM (Arbeitsspeicher) 

Stufe 4: Massenspeicher als Magnetspeicher oder optischer Speicher 

fest eingebaut (Festplatte) oder als Wechselmedium (einige GByte) 



Übersicht: 


5.2. Halbleiterspeicher 

serieller wahlfreier inhaltsbezogener 

Zugriff Zugriff Zugriff 

z.B.: FIFO nicht CAM 

First-In-First-Out flüchtig flüchtig Content Adressable 

M = memory 

ROM = 

read only M 

P = programmable 

E = erasable 

EE = electrically E 

RAM = 

random access M 

S = static 

D = dynamic 

Memory Memory 

löschbar nicht RAM 

löschbar 

EPROM ROM 

statisch dynamisch 

EEPROM PROM SRAM DRAM 




5.3. FIFO-Speicher (first-in-first-out, serieller Zugriff) 

Aufgabe: Realisierung von Warteschlangen und Pufferspeichern 

voll 

halb 

leer 

Speicherung von Daten in zeitlicher Reihenfolge 

FIFO mit 5 Speicherplätzen 

Speichern Auslesen 

D 3 D 2 D 1 

- mit „Füllstand“-Anzeige (Steuerleitungen) 

-„Dual Port“ FIFO: getrennter Datenbus für Schreiben und Lesen 

- typische Anwendungen: asynchrone Kommunikation 

- Speicherkapazität: einige Byte bis einige KByte 




5.4. Speicher mit wahlfreiem Zugriff 

Prinzip: Speicherzelle wird über Adresse ausgewählt 

Typisch: Matrixstruktur→ Zeilen- und Spaltenauswahl-Leitungen 

A 1 

A 0 

Read/Write 

Chip-Select 

Zeilen-Decoder 

11 

10 

01 

00 

Spalten-Decoder 

00 

A 2 

01 

A 3 

10 

11 

Schreib/Lesesteuerung 

Datenbus 

Beispiel: 

- Speicher mit 16 Zellen 

- Adresse = 1110 

- Zelle im Kreuzungspunkt 

wird aktiviert 

- Schreiben oder Lesen 

über den Datenbus 




5.5. Anzahl der Daten- und Adressleitungen 

Bauformen: Bit-, byte-, oder wortorganisierte Speicherbausteine 

Adressleitungen 

Speicher-Chip 

. 

. . 

Datenleitungen 

Anzahl n der Adreßleitungen: Speichergröße = 2 n 

bitorganisiert = 1 Datenleitung 

byteorganisiert = 8 Datenleitungen 

wortorganisiert = 4, 16, 32, ... 

Beispiele: n = 16 → 2 16 ≈ 64.000 z.B.: 64 KByte EPROM (byteorganisiert) 

n = 20 → 2 20 ≈ 1.000.000 z.B. 1 MBit RAM (bitorganisiert) 

n = 28 → 2 28 ≈ 268.000.000 z.B. 256 MBit RAM (bitorganisiert) 

beachten: 1 KBit = 1024 Bit, 1 MBit = 1024 × 1024 Bit, 

1 GBit = 1024 × 1 Mbit 

aber: 1 km = 1000 m (Groß/Kleinschreibung der Dimensionsangabe !) 




5.6. Nicht flüchtige Speicher (Festwertspeicher) 

Besonderheit: Speicherinhalt bleibt ohne Versorgungsspannung erhalten 

Varianten: 

ROM = Read Only Memory (Nur Lese Speicher) 

wird „maskenprogrammiert“, d.h. bei der Chipherstellung 

nur für sehr große Stückzahlen sinnvoll 

PROM = Programmable ROM (programmierbares ROM) 

kann vom Benutzer einmal programmiert werden 

EPROM = Erasable PROM (löschbares PROM) 

kann auch wieder gelöscht werden, durch ultraviolettes Licht (UV) 

veraltete Technologie 

EEPROM = Electrically Erasable PROM (elektrisch löschbares PROM) 

durch elektrische Spannung löschbar 

Spezialtyp: „Flash“-Speicher (von: „blitzartig“ löschbar) 

Einsatz: Flash-Card für Labtops, „Siliziumfestplatten“ 



a) Speicherung von Programmen 


5.7. Einsatzgebiete für Festwertspeicher 

z.B.: BIOS-(E)EPROM = Basic Input Output System - (E)EPROM 

enthält die ersten Befehle für den Prozessor 

Aufgabe des BIOS: das Betriebssystem vom Massen- in Arbeitsspeicher laden 

= Rechner „booten“ 

b) Speicherung Konfigurationsdaten für das BIOS-Programm 

z.B.: BIOS-Setup-EEPROM (oder: Setup-RAM mit Batterie) 

BIOS-Setup-Programm = Teil des BIOS 

erlaubt Veränderung von Systemparametern 

z.B.: von welchem Laufwerk „booten“, Hardware Parameter, etc. 

c) Mikroprogramm des Prozessors (siehe später: Rechnerarchitekturen) 

als PROM auf dem Prozessorchip realisiert 




5.8. Flüchtige Speicher (RAM) 

RAM = Random Access Memory (Speicher mit wahlfreiem Zugriff) 

Bezeichnung ist irreführend ! 

Besonderheit: Daten werden gelöscht, wenn Versorgungsspannung ausfällt 

Prinzipielle Unterscheidung: 

SRAM = Static RAM (statisches RAM) 

wie Flipflop: bistabile Kippstufen, dauerhafte Speicherung 

Nachteil: viele Transistoren nötig 

Vorteil: schnell, Einsatzgebiet: z.B.: Cache-Speicher 

DRAM = Dynamic RAM (dynamisches RAM) 

wie „Eimer mit Loch“: Inhalt geht nach einigen ms verloren 

Vorteil: nur 1 Transistor pro Bit (spart Platz und Leistung) 

Nachteil: „Refresh“ nötig, d.h. Nachladen der Speicherzellen 

Einsatzgebiet: Arbeitsspeicher des PC 




5.9. Speicherzelle des statischen RAM 

Beispiel: Bipolares RAM aus Multi-Emitter-Transistoren 

Datenleitung 

Multi-Emitter: Strom kann durch mehrere Emitter abfließen 

Versorgungsspannung 

Spaltenauswahl 

Zeilenauswahl 

Datenleitung 

Beispiel: 

Lesen der Speicherzelle 

Zustand: ein Transistor leitet 

Falls beide Auswahlleitungen = 1 

→ Strom fließt in Datenleitung 

sonst: Strom fließt in Auswahlleitung 




5.10. Speicherzelle des dynamischen RAM 

Prinzipieller Refresh-Zyklus: Prinzipielle Schaltung: 

1.) Speichern 

2.) Auslesen 

3.) Verstärken 

„Refresh“ 

1 Bit 

1 

1 Bit 

0 

Inhalt 

1-16 ms 

Gate 

(Auslesen, 

Speichern) 

Externes Refresh: externe Schaltung oder Prozessor startet Refresh-Zyklus 

Internes Refresh: Refresh-Steuerung auf Speicherchip integriert 

Feldeffekt 

Transistor 

(Schalter) 

Kondensator 

= Ladungsspeicher 




5.11. Betriebsarten für DRAM 

Problem: - zeitliche Organisation von Refresh und Schreib/Lese-Zugriff 

Varianten: 

- Zeitmultiplex von Spalten- und Zeilenadresse 

Asynchrone DRAM („veraltet“) 

Prinzip: Prozessor und Speicher arbeiten unabhängig 

z.B.: Fast-Page-Mode (FPM-DRAM) 

Extended Data Out (EDO-DRAM) 

Synchrone DRAM (SDRAM) 

Prinzip: Prozessor gibt den Speichertakt vor 

z.B.: Direct Rambus (DRDRAM) 

Double Data Rate (DDR-SDRAM) 




5.12. Geschwindigkeiten von RAM-Bausteinen 

Statische RAM: Zugriffszeiten: 1 - 20 ns (1 ns = 10 -9 s) 

Asynchrone DRAM: Zugriffszeiten: 50 - 100 ns 

Synchrone DRAM: nach Bustakt oder Übertragungsrate spezifiziert 

z.B.: PC100 für 100 MHz, d.h. Zugriffszeit 1/100MHz = 10 ns 

PC2100 für 2100MByte/s Übertragungsrate (2,1 GByte/s) 

Geschwindigkeitsklasse Beispiel 

PC200, PC266, DDR-SDRAM 

PC600, PC700, PC800 Rambus DRDRAM 

PC1600, PC2100 DDR-SDRAM 

Trends: - Trennung von Adress, Daten- und Steuerbus aufheben (Bus-Protokol) 

- Mischung von SRAM und DRAM (SRAM-Cache auf dem DRAM) 

Literatur hierzu: www.ct-online.de, www.tomshardware.de 




5.13. Speicher-Module 

Prinzip: Arbeitsspeicher des PC auf Einsteck-Modulen 

kleine Platine mit DRAM-Chips 

Vorteil: konfigurierbar, erweiterbar 

Bauformen: 

SIMM = Single Inline Memory Module 

veraltet, auch: PS/2 Module 

30 oder 72 Anschlüsse 

DIMM = Dual Inline Memory Module 

168 Anschlüsse 

64 MB DDR-DRAM DIMM 

Motherboard 

Platine 

Kontakte 

Steckplatz 

RAM-Chip 



RAM 

ROM 

4G 

16M 

1M 

869K 

786K 

640K 

0 


Extended 

Memory 

(4 GByte) 

Extended 

Memory 

(16 MByte) 

System-BIOS 

Zusatz-BIOS 

Video-RAM 

Betriebssystem 

und 

Anwendungsprogramme 

5.14. Speicheraufteilung des PC 

Aufteilung historisch bedingt: 

Erste Prozessoren hatten nur 20 Bit für Adressen 

unterhalb von 1 MB: Mischung aus RAM u. ROM 

Kennzeichen: 640 KByte Grenze für Programme 

Video-RAM = Speicher für Bildschirmdarstellung 

max: 128 Kbyte 

Zwischen 640K und 1 MB: 

„Upper Memory Blocks“= teilweise RAM 

Zusatz-BIOS: z.B.: Video-BIOS = Programme zur 

Steuerung der Bildschirmausgabe 




5.15. Video-RAM 

Ursprünglich: Bildschirmdarstellung im Text-Modus 

= 256 mögliche Zeichen, 2 Byte Speicherbedarf pro Zeichen 

Byte 1 = ASCII-Code, Byte 2 = Farbe, Helligkeit etc. 

Speicherbedarf: bei 25 × 80 Zeichen: 4000 Byte 

Heute: Grafikmodus = Speicherung von Bildpunkten (Pixeln) 

pro Pixel: 1 Bit = Schwarz / Weiß 

8 Bit = 256 Farben 

16 Bit = ca. 65.000 Farben 

Auflösung: 1024 × 768 Pixel 

24 Bit = ca. 16.000.000 Farben 

Speicherbedarf (256 Farben): 1024 × 768 × 8 / 8 = 768 KByte 

Problem: paßt nicht in den reservierten Speicherbereich des Video-RAM 




5.16. Speichererweiterung des Video-Speichers 

Moderne Grafikkarten: einige MByte Grafik-Speicher (z.B.: 32 MByte) 

Speicher-Chips sind auf der Grafik-Karte 

Adressierung: Segmentierung des Grafik-Speichers („Paging“) 

Video-RAM 

nur ein 64 KByte-Segment wird in Adressraum eingeblendet 

Hauptspeicher 

des Prozessors 

Grafikspeicher 

auf Grafikkarte 

64 KByte 

Segment 

Adressierung 

über spezielle 

Register 



CAM = Content Adressable Memory 


5.17. Assoziativspeicher (CAM) 

Prinzip: Adressierung des Inhalts über einen Vergleich 

Anwendung: Speicherung von Zuordnungstabellen, Cache-Verwaltung etc. 

Beispiel: 2-Bit Adressdecoder mit CAM realisiert 

Suchwort 

Ergebnis 

0 1 

0 0 0 0 0 1 

0 1 0 0 1 0 

1 0 0 1 0 0 

1 1 1 0 0 0 

0 0 1 0 

Speicherinhalt 

des CAM-Speichers

Kein Folientitel

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?