10. Programmierbare Logikbausteine - Fachgebiet Rechnersysteme ...

Fachgebiet Rechnersysteme
Vorlesung Logischer Entwurf
Technische Universität
Darmstadt
10. Programmierbare Logikbausteine
10.2 PLA's, PAL's, PROM's
34
10. Programmierbare Logikbausteine
10.2 PLA's, PAL's, PROM's
36
Realisierung von m Funktionen in n Variablen
entspricht der Umsetzung einer Funktionstabelle
n Eingangsvariable
...
Array von
Und-Gattern
...
Array von
Oder-Gattern
programmierbar
Wortbreite m
2 n ...
Adressen
fest, komplette
Dekodierung aller
m Ausgangsfunktionen
Eingangskombinationen
(=Adressen)
ROM's: die Information im Speicher wird bei der
Herstellung (Layout) festgelegt
PROM's: Personalisierung durch den Anwender
bei ROM's/PROM's ist die Optimierung offensichtlich
unsinnig
die Restriktionen durch die Anzahl der Variablen und
durch die Wortbreite = Anzahl der realisierbaren
Funktionen müssen berücksichtigt werden
10-9
10. Programmierbare Logikbausteine
10.2 PLA's, PAL's, PROM's
35
10. Programmierbare Logikbausteine
10.2 PLA's, PAL's, PROM's
37
simples Beispiel:
a b c
Dekodierer
000
001
010
011
100
101
110
111
1 0 1 0
0 0 1 1
0 1 0 1
0 1 1 0
0 0 0 1
0 0 1 0
0 0 0 0
0 1 1 1
f 1 f 2 f 3 f 4
ROM-Inhalt =
Funktionswerte
4-bit Wort unter
Adresse 110
4 Ausgangsfunktionen
in drei Variablen
• EPROM´s, EEPROM's (electrically erasable
programmable read-only memory):
reversibel programmierbare Logik durch Löschen
der gespeicherten Information über UV-Licht bzw.
elektrisch
Prinzip:
— MOS-Transistor mit sog. "floating gate"
— im Programmierbetrieb wird durch Anlegen einer
Spannung > Betriebsspannung eine Ladung
(5.000 < bzw. < 30.000 Elektronen !) auf das
floating gate gebracht
— diese Ladung hebt die Schwellspannung des
Transistors so an, daß Änderungen am Gate bei
normaler Betriebsspannung keine Auswirkungen
haben und der Transistor dauernd gesperrt ist