10.03.2015 Aufrufe

PARS-Mitteilungen 2007 - Parallel-Algorithmen, -Rechnerstrukturen ...

PARS-Mitteilungen 2007 - Parallel-Algorithmen, -Rechnerstrukturen ...

PARS-Mitteilungen 2007 - Parallel-Algorithmen, -Rechnerstrukturen ...

MEHR ANZEIGEN
WENIGER ANZEIGEN

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.

Das fehlertolerante Multiprozessorsystem DIRMU<br />

Rückblick auf Arbeiten bei Prof. Händler 1977 – 1989<br />

Erik Maehle<br />

Institut für Technische Informatik<br />

Universität zu Lübeck<br />

Ratzeburger Allee 160, 23538 Lübeck<br />

maehle@iti.uni-luebeck.de<br />

1. Einleitung<br />

Anfang der 70er Jahre des letzten Jahrhunderts galten Multiprozessoren noch als exotisch und große<br />

modular erweiterbare Multiprozessorsysteme (der Begriff „Skalierbare <strong>Parallel</strong>rechner“ wurde erst<br />

in den 80er Jahren gebräuchlich) mit Hunderten oder Tausenden von Prozessoren als utopisch. Vor<br />

dem Hintergrund, dass zu dieser Zeit CPUs die Größe von Kleiderschränken besaßen und die in<br />

Assembler geschriebenen Betriebssysteme schon für Monoprozessoren die Grenzen der Beherrschbarkeit<br />

erreicht hatten („Software-Krise”), ist diese Einschätzung verständlich. Nur wenige Forschungsgruppen<br />

befassten sich daher damals mit <strong>Parallel</strong>em Rechnen.<br />

Einer der Pioniere auf diesem Gebiet war Prof. Dr. Wolfgang Händler, auf dessen Initiative und<br />

unter dessen Leitung am IMMD III der Universität Erlangen-Nürnberg die beiden Multiprozessor-<br />

Projekte EGPA [HHS76] und DIRMU [HäR80] durchgeführt wurden. Im Folgenden wird ein kurzer<br />

Rückblick auf die Arbeiten zu DIRMU gegeben. Da der Autor bei Prof. Händler hauptsächlich<br />

auf dem Gebiet der Fehlertoleranz für DIRMU gearbeitet hat, wird dieser Aspekt ausführlicher behandelt,<br />

wobei weitgehend auf die Darstellung in [Mae02] zurückgegriffen wird.<br />

Die Notwendigkeit der Fehlertoleranz wurde zwar von den Pionieren der Multiprozessorforschung<br />

durchaus gesehen, stand aber wegen der vielen anderen grundlegenden Probleme nicht im Zentrum<br />

des Interesses. Auch das Erlanger EGPA-Projekt beinhaltete diesen Aspekt zunächst nicht. Inspiriert<br />

vor allem durch einen Übersichtsartikel von A. Avizienis [Avi75] wurden in der Diplomarbeit<br />

von E. Maehle unter Betreung von Dr. R. Klar die bis dahin bekannten Fehlertoleranzverfahren<br />

systematisch zusammengestellt, ein erstes graphentheoretisches Rekonfigurationsmodell für konfigurierbare<br />

modulare Systeme entwickelt und auf EGPA exemplarisch angewendet [Mae77]. Allerdings<br />

wurde Fehlertoleranz auf EGPA nicht implementiert, sondern erst auf dem DIRMU-<br />

Multiprozessorsystem.<br />

2. DIRMU<br />

Das Projekt DIRMU (Distributed Rekonfigurable Multiprocessor Kit), das am IMMD III ab Ende<br />

der Siebziger Jahre durchgeführt wurde, beruhte im Gegensatz zu EGPA bereits auf der zu dieser<br />

Zeit aufkommenden Mikroprozessortechnologie. Grundelement ist der sog. DIRMU-Modul, bestehend<br />

aus Mikroprozessor, Multiportspeicher und I/O. DIRMU besitzt keine feste Topologie, vielmehr<br />

können über steckbare Verbindungen verschiedene Topologien mit begrenzten Nachbarschaften<br />

(z.B. Ringe, Tori, Hypercubes, Bäume sowie die bei EGPA verwendete Pyramide) flexibel konfiguriert<br />

werden (Baukastenprinzip).<br />

Damit bot sich DIRMU für fehlertolerante Systeme besonders an. Im Rahmen von Voruntersuchungen<br />

baute der Autor 1980/81 mit einer Gruppe Studenten und dem chinesischen Gastwissen-<br />

5

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!