steht die TNT als PDF zum Download - ISI-Design

• Schwerpunktthema 

Microcontrollers and 

Microprocessors 

S. 13 - 23 

• Topic 

Microcontrollers and 

Microprocessors 

p. 13 - 23 

• Wahl des Titelseiten- 

Favoriten 

Beilage 

• Election of the 

favourite titlepage 

Inclosure 

Das Magazin von 

2 / 2004 

• Automotive 

eingebettet in die 

Embedded World 

S. 45 

• Automotive 

embedded world 

p. 45

Treffsicher! 

Treffsicher und kompetent sollte Ihre Argumentation sein! Wenn auch noch 

Teamorientierung zu Ihren Stärken zählt, sollten Sie jetzt weiterlesen: 

SASCO gehört zum international tätigen ARROW-Konzern, dem weltweit 

größten Distributor von elektronischen Bauteilen und Computerprodukten. 

Als High-Tech Distributor führender Hersteller konzentrieren wir uns 

auf den Markt für elektronische Bauelemente in Zentraleuropa. 

Um unseren Demand Creation Fokus weiterhin zu sichern und auszubauen, 

suchen wir 

Field Application Engineer Microcontroller ( m / w ) 

für unsere Niederlassungen im gesamten Bundesgebiet 

Ihre Aufgabe: 

Als technisch kompetenter Ansprechpartner 

repräsentieren Sie unser Unternehmen im 

Außendienst. Dabei sind Sie in unserem auf 

High End Microcontroller und -prozessoren 

spezialisierten Support Team verantwortlich 

für die Identifizierung und Entwicklung neuer 

Projekte bei unseren Kunden. 

Ihr sicheres Auftreten kommt Ihnen dabei 

ebenso zugute wie die Teamarbeit mit 

unseren Vertriebsmitarbeitern. 

Haben wir Ihr Interesse geweckt? 

Ihr Profil: 

Idealerweise können Sie ein abgeschlossenes 

Studium der Elektrotechnik (oder eine 

vergleichbare Ausbildung) und einige Jahre 

Erfahrung in der Entwicklung vorweisen. Dabei 

haben Sie sich fundierte Kenntnisse über 

hochintegrierte Microcontroller (z.B. ARM - 

oder Renesas SH - Architektur), 

Entwicklungswerkzeuge sowie Hochsprachen 

und Betriebssystemen angeeignet. 

Besonders wichtig ist uns auch Ihre ausgeprägte 

Kommunikationsfähigkeit, Ihr 

kundenorientiertes Handeln und Bereitschaft 

zur Reisetätigkeit. 

Wir bieten Ihnen eine vielseitige und interessante Aufgabe in einem international tätigen Unternehmen, 

ein leistungsorientiertes Gehalt sowie zahlreiche Zusatzleistungen. Weitere Informationen 

erhalten Sie telefonisch von Herrn Klaus Maier unter 0 89 / 46 11 - 2 64 oder im Internet: 

www.sasco.de 

Nutzen Sie jetzt Ihre Chance 

in einer dynamischen 

Zukunftsbranche: 

Wir freuen uns auf Ihre 

aussagekräftige Bewerbung! 

SASCO GmbH 

Personalabteilung 

Wernher - von - Braun - Str. 9a, 

D - 85640 Putzbrunn

Editorial 

Seht Ihr den Mond dort stehen ... 

Do you see the moon standing there ... 

„Der weltweite Halbleiterumsatz 

erreichte im April 

sein höchstes Niveau seit 

Juli 2000“; „Zahl der KFZ- 

Zulassungen im Juni so 

stark gestiegen wie zuletzt 

vor vier Jahren“; „Starke 

Nachfrage nach Handys 

Hauptantriebskraft für Umsatzsteigerung 

mit Halbleitern“; 

„Hersteller, die 

sich in der Vergangenheit 

ausschließlich auf die 

Wachstumsmärkte Data/ 

Telekom konzentrierten 

erkennen den Automobilmarkt 

heute als stabile 

Wachstumschance“ ... 

Wenn ich so die Wirtschaftsmeldungen 

der 

letzten Monate lese, fällt 

mir das Lied „Der Mond 

ist aufgegangen“ ein. Dort 

heißt es: „seht Ihr den 

Mond dort stehen, er ist 

nur halb zu sehen und ist 

doch rund und schön, so 

geht‘s mit vielen Sachen 

die wir getrost belachen 

weil uns‘re Augen sie 

nicht seh‘n“. Oft fehlt uns 

der Blick auf die globalen 

Zusammenhänge, so dass 

eine Bewertung der Realität 

in zunehmendem 

Maße schwer wird. Wir 

müssen uns mit steigenden 

Lieferzeiten befassen, 

die aber in ganz anderen 

Regionen unserer Welt begründet 

sind. 

Wir sind gezwungen über 

längere Arbeitszeiten, eine 

Kürzung der Feiertage und 

neue Möglichkeiten der 

Alterssicherung nachzudenken. 

Zusätzlich sorgt 

das politische Umfeld für 

Verunsicherung und 

wachstumshemmende 

Kaufzurückhaltung. Und 

das soll uns voran bringen? 

Ich meine eher dass 

wir auch noch den Rest 

des sichtbaren Mondes 

verdecken statt uns auf 

das Licht zu konzentrieren, 

das ihn zum Leuchten 

bringt. 

Wir glauben, dass es viele 

positive Informationen gibt, 

die wir Ihnen näher bringen 

sollten. Wir haben die 

neuesten Technologien mit 

den Bedürfnissen unserer 

Kunden verglichen und 

den höchsten Innovations- 

grad berücksichtigt. Wir 

haben für die Verfügbarkeit 

dieser Produkte gesorgt, 

und unsere FAEs bestens 

geschult. Wir sind aktiv 

und stehen Ihnen mit Rat 

und Tat zur Seite. Unser 

Know-How ist unsere gemeinsame 

Zukunft. Lassen 

Sie uns gemeinsam an 

dieser besseren Zukunft 

arbeiten! 

Ihr 

Michael J. Knappmann 

INHALT / CONTENTS 

Programmable Logic .......................................................... 4-9 

Sensors .......................................................................... 10-12 

Microcontrollers and Microprocessors...........................13-23 

DSP and Multimedia....................................................... 24-26 

Analog ................................................................................. 27 

“In April the global 

semiconductor turnover 

reached the highest 

level since July 2000”; 

“Number of car registrations 

increased in July as 

much as last four years 

ago”; “Strong demand for 

mobile phones is prime 

mover for increased 

business with semiconductors”; 

“Suppliers that 

have exclusively concentrated 

on the growing 

Data / Telecom market now 

realize the Automotive 

market as chance for 

stable growth”... When I 

read the business messages, 

I remember the 

German children song “Der 

Mond ist aufgegangen” 

(“The moon has risen”), 

where it reads “ Do you 

see the moon standing 

there? There is only half 

of it to see, and yet it is 

round, and fair! So it is with 

many things that we mock 

confidently, because our 

eyes see them not“ Often 

we lack a view for global 

cohesions, so that it gets 

more and more difficult to 

evaluate our realities. We 

have to deal with increasing 

lead-times which are 

caused in total different 

regions of the world. We 

are forced to think about 

longer working hours, cutting 

of bank holidays and 

new means of retirement 

provisions. In addition, 

the political environment 

causes uncertainties and 

growth-inhibiting consumer 

resistance. And this 

should bring us forward? 

I’d rather say that we are 

even covering the remainings 

of the visible moon, 

instead of concentrating 

on the light which makes it 

gloom. 

We think that there is a lot 

of positive information we 

want to share with you. 

We compared the newest 

technologies with the 

demands of our customers 

and took into consideration 

the highest degree of 

innovation. We have made 

sure that these products 

are available and that our 

FAEs are well trained. We 

are active and will support 

you in both word and 

deed. Our know-how is 

our common future. Let 

us forge this better future 

together! 

Your 

Michael J. Knappmann 

Communication and Interface........................................28-30 

Application Briefs .......................................................... 31-38 

SASCO Information & News...........................................39-48 

Quiz / Information Request via Fax ................................. 50-51 

Tips & Trends Page 3 

Michael J. Knappmann

Programmable Logic 

MAX ® II - das günstigste CPLD 

überhaupt ! 

Mit den MAX Produkten 

dominiert ALTERA seit 

Jahren den CPLD Markt. 

Um dies auch in Zukunft 

sicherzustellen und den 

wachsenden Anforderungen 

des Marktes an 

Preis, Stromaufnahme, 

Leistung und Komplexität 

gerecht zu werden, wurde 

die Meßlatte für die neue 

Generation von MAX 

CPLDs sehr hoch gesteckt. 

Mit einer traditionellen 

CPLD-Architektur sind 

die genannten Ziele nicht 

zu erreichen. ALTERA 

war also gezwungen, mit 

MAX II neue, innovative 

Wege zu gehen. Gute 

Ideen haben häufig eines 

gemeinsam: sie sind auch 

sehr einfach. MAX II ist 

die Integration von FPGA 

basierten Logik-Strukturen 

und bewährter 0,18 µm 

Flash Technologie. 

In Kombination mit 

Features, die im CPLD 

Bereich bisher noch nicht 

zur Verfügung standen, 

und kostengünstigen 

Gehäusen, entstand eine 

strikt Kostenoptimierte 

Lösung, das „lowest-cost 

CPLD ever“. 

Welche Merkmale kennzeichnen 

ein CPLD? Diese 

Frage wird seit der Ankündigung 

der MAX II CPLD 

Familie von ALTERA wieder 

öfter diskutiert. Generell 

wird vorausgesetzt, dass 

ein CPLD ein „instant on“ 

Verhalten zeigt, das heißt 

sofort nach Einschalten 

seine programmierte 

Funktion erfüllt, und 

diese Programmierung 

auch im spannungslosen 

Zustand, also „non 

volatile“, beibehält. Beide 

Anforderungen erfüllt 

MAX II voll und ganz. 

Im Zentrum der MAX II 

Architektur finden sich die 

klassischen Bestandteile 

der erfolgreichen Cyclone 

FPGAs. Diese Implementierung 

erlaubt eine kostengünstige 

Fertigung von 

MAX II Derivaten, welche 

über 2000 Register 

bieten und damit deutlich 

komplexer sind als alle 

bisher verfügbaren CPLDs. 

Darüber hinaus verdoppelt 

die neue Architektur 

die Systemleistung und 

verbessert das Fitting- 

Verhalten signifikant. 

Die Durchlaufzeiten 

(Tpd) ergeben für MAX II 

branchenübliche Werte von 

4,5 – 6,5 ns. 

Als Gehäuse werden für 

MAX II 100 - pin TQFP 

(EPM 240, EPM 570), 

MAX ® II - the lowest Cost CPLD 

ever ! 

With its MAX product 

family, ALTERA has dominated 

the CPLD market 

for years. In order to 

safeguard this market 

leadership and to satisfy 

the growing customer 

demand regarding price, 

power consumption, performance 

and complexity, 

the goals are even higher 

for the new generation of 

MAX CPLDs. 

With a traditional CPLD 

approach these ambitious 

goals would, however, be 

out of reach. So ALTERA 

was forced to go new 

and innovative ways with 

MAX II. Good ideas often 

have one thing in common, 

they are easy, too. MAX II 

is the integration of FPGA 

based logic structures and 

renowned 0.18 µm flash 

technology. 

In combination with 

groundbreaking new 

features in the CPLD 

market and cost effective 

packages, a strictly cost 

optimized solution has 

been developed: the 

“lowest-cost CPLD ever” 

What characterizes a 

CPLD? This question is 

discussed more often 

again after the MAX II 

CPLD family has been 

announced. In general the 

customer expects a CPLD 

to work immediately after 

power-up, the so called 

“instant on” capability and 

to provide “non volatile” 

program storage. Both 

requirements are completely 

fulfilled by MAX II. 

The core of the MAX II 

architecture consists 

of classic ingredients 

of ALTERA’s popular 

Cyclone FPGA family. This 

implementation allows 

cost-effective production 

of MAX II CPLDs that offer 

more than 2000 registers 

and are thus more complex 

than any other CPLD 

product available on the 

market. 

Moreover, ALTERA was 

able to double the internal 

system performance 

and can now provide 

significantly improved 

fitting capabilities by using 

this new architecture. The 

propagation delays (Tpd) 

are within the typical range 

from 4.5 – 6.5 ns. 

100 - pin TQFP (EPM 240, 

EPM 570), 144 - pin TQFP 

(EPM 570,EPM 1270) 

256 - pin FBGA 

EPM 570,EPM 1270, 

EPM 2210), and 324 - pin


144 - Pin TQFP (EPM 570, 

EPM 1270) 256 - Pin FBGA 

(EPM 570, EPM 1270, 

EPM 2210) und 324 - Pin 

FBGA (EPM 2210) zur 

Verfügung stehen. Bei 

Bedarf sind auch bleifreie 

Varianten bestellbar. 

Bisher waren die Preise 

im CPLD-Markt durch 

Produktterm-basierte 

Logik geprägt. Hier bringt 

die MAX II Familie eine 

deutliche Preissenkung. 

Bei einer Abnahme 

von 10.000 Stück pro 

Jahr prognostiziert 

ALTERA ab Anfang 2005 

Preise von US$ 2,95,- 

(EPM 240 T 100 C 5) 

und US$ 4,40,- 

(EPM 570 T 100 C 5). Die 

komplexeren Derivate 

werden in Preis und Komplexität 

gegen Gate-Arrays 

und ASICs positioniert. 

MAX II CPLDs sind über 

eine JTAG Schnittstelle In- 

System programmierbar 

(ISP). Das Configuration 

Flash Memory (CFM), 

der eigentliche Träger der 

Design-Informationen, 

konfiguriert beim Power- 

Up die interne Logik 

des Bausteins. Dieser 

Vorgang ist je nach 

Bausteinkomplexität 

in 100 - 300 µs 

abgeschlossen, eine 

für komplexe CPLDs 

übliche Initialisierungszeit. 

Natürlich lässt sich das 

Design über ein Security- 

Bit gegen Auslesen 

schützen. 

Mehr noch, mit Real Time 

ISP kann der Baustein im 

Betrieb re-programmiert 

werden, ohne dabei die 

laufende Funktion des Bausteins 

zu beinträchtigen. 

Der neu implementierte 

JTAG-Translator erlaubt 

den direkten Zugriff von 

interner Logik auf das 

JTAG Interface. Damit 

kann u.a. der Test und 

die Programmierung von 

nicht JTAG kompatiblen 

Systemkomponenten 

auf der Platine deutlich 

vereinfacht werden. 

Ein Teilbereich des integrierten 

Flash Speichers 

steht dem Anwender als 

8192 Bit großes User 

Flash Memory (UFM) zur 

Verfügung. Neben JTAG 

Programmierung bietet 

ALTERA auch SPI und 

Paralleles Interface zur 

Kommunikation mit dem 

UFM an. Damit integriert 

MAX II erstmals die Funktion 

von kleinen EEPROMs 

und seriellen FLASH- 

Speichern in ein CPLD. 

Weitere Reduktion der 

Systemkosten sind durch 

den in MAX II integrierten 

FBGA (EPM 2210) package 

options will be available. 

On request lead-free 

package variants can be 

ordered. 

Until today the prices in 

the CPLD market have 

been driven by productterm 

based products. 

MAX II will bring a 

significant price reduction 

in this segment. ALTERA 

predicts prices of US$ 2.95 

(EPM 240 T 100 C 5) 

and US$ 4.40 

(EPM 570 T 100 C 5) for 

a demand of 10,000 

pieces per year as off 

Q1/2005. The more 

complex derivatives will 

be positioned against 

Gate-Arrays and ASICs 

regarding price and 

complexity. 

MAX II is In-System- 

Programmable (ISP) 

by using the standard 

JTAG interface. During 

power-up the device is 

configured out of the 

CFM (Configuration 

Flash Memory), which is 

the “design memory” of 

the device. This leads to 

initialization times between 

100 - 300 µsec, depending 

on the complexity of the 

device. A common range 

for complex CPLDs. The 

design can be secured 

by using a programmable 

security bit. 

This new concept even 

allows re-programming 

MAX II in Real Time ISP 

mode, without interfering 

with the current user 

configuration. 

In addition, the new JTAG 

Translator allows internal 

logic to access the JTAG 

interface directly. This 

can be used to simplify 

on-board testing and 

programming of “non- 

JTAG” devices. 

One part of the integrated 

flash memory can be 

accessed as 8192 bit User 

Flash Memory (UFM). The 

code in the UFM can be 

programmed externally via 

JTAG or out of the logic 

itself by using the SPI or 

parallel interfaces provided 

by ALTERA. MAX II is the 

first product integrating the 

functionality of EEPROMs 

and serial FLASH in a 

CPLD. 

An additional reduction 

in system costs can be 

expected from the onboard 

voltage regulator 

in MAX II, which allows 

source voltage levels from 

3.3 V and 2.5 V down to 

1.8 V, the original core 

voltage. MAX II supports 

the I/O standards LVTTL 

and LVCMOS. In addition, 

Tips & Trends Page 5


Spannungsregler zu erwarten, 

der Versorgungs spannungen 

von 3,3 V und 

2,5 V und die eigentliche 

Core-Versorgung von 1,8 V 

erlaubt. Im I/O Bereich unterstützt 

MAX II die Standards 

LVTTL und LVCMOS. 

Die I/O-Zelle bietet außerdem 

Schmitt-Trigger Eingänge, 

Begrenzung der 

Flankensteilheit (Slew- 

Rate), einstellbare Stromstärke 

der Ausgangs treiber 

und eine „Output-Enable“ 

(OE)-Ansteuerung pro Pin. 

Sie bietet damit deutlich 

mehr Flexibilität als 

bisherige CPLDs. 

Die Versorgungsspannung 

der I/Os kann zwischen 

1,5 V und 3,3 V variiert 

wer den und ist je nach 

Bausteinkomplexität auf 

zwei oder vier I/O-Bänken 

frei wählbar. Die Derivate 

EPM 1270 und EPM 2210 

sind auch für PCI Applikationen 

ausgelegt und 

erlauben den kostengünstigen 

Einsatz als 

PCI Bridge. Der Ersatz 

von dis kreten 32-Bit 

PCI Lösungen ist damit 

möglich. 

Ein weiteres Schlüsselelement 

von MAX II ist die 

geringe Leistungsaufnahme. 

Kombiniert man 

den kleinen Ruhestrom von 

ca. 2 mA mit der äußerst 

geringen dynamischen 

Leistungsaufnahme, 

ergeben sich im Betrieb 

Werte, die unter denen 

der Wettbewerbsprodukte 

liegen. 

Damit sind auch batteriebe 

triebene Handheld- 

Appli kationen mit MAX II 

realisierbar. 

Ab August 2004 sind erste 

Muster des EPM 1270 

zu erwarten. Bis Anfang 

2005 sind alle Derivate in 

Produktionsstückzahlen 

geplant. Ein MAX II Low- 

Cost Entwicklungs-Kit 

ist für September 2004 in 

Vorbereitung. Software- 

Support für MAX II 

inklusive Programmierung 

ist seit der Version 4.0 SP1 

der Quartus II Software 

und der kostenlosen 

Webedition gegeben. 

Neben dem industriellen 

Temperaturbereich (- 40 °C 

bis + 85 °C) sind in naher 

Zukunft auch Derivate für 

erweiterte Temperaturen 

(- 40 °C bis + 125 °C) 

geplant. 

the I/O cell offers Schmitt- 

Trigger capabilities as well 

as programmable slew rate 

control, selectable current 

drive strength and one 

Output Enable (OE) control 

logic per pin. This offers 

the user more flexibility 

than any other previous 

CPLD generation. 

The I/O voltage can 

be selected in a range 

between 1.5 V and 3.3 V 

spread among two or four 

I/O banks based on device 

complexity. EP 1270 and 

EPM 2210 devices have 

been designed for PCI 

applications. This enables 

these MAX II devices to 

work as low cost PCI 

bridges and allows the 

replacement of discrete 

32 bit PCI solutions. 

Another key element 

of MAX II is reduced 

power consumption. 

The standby current of 

2 mA, together with a low 

dynamical power, results 

in very low overall power 

consumption compared 

to the competition. This 

makes MAX II suitable also 

for handheld applications. 

First samples of the 

EPM 1270 are expected 

for August 2004. Volume 

production quantities for 

all products are planned 

for the first quarter of 

2005. A low-cost MAX II 

Development Kit is 

scheduled for September. 

Software support for 

MAX II including pin-out 

and programming support 

has been available since 

Version V4.0SP1 of 

Quartus II and the no-cost 

Webedition. 

MAX II devices will be 

available in industrial 

temperature ranges (- 40 °C 

to + 85 °C). Extended 

temperature versions 

(- 40 °C bis + 125 °C) are 

expected after production 

ramp up. 

Information: 02/04/01


Nios ® II - ALTERAs zweite 

Generation des Soft Embedded 

Prozessors: Schneller, Kleiner, 

Günstiger ! 

Der Nios Prozessor ist mit 

über 13.000 Installationen 

der erfolgreichste 

SoftCore-IP Prozessor in 

der Halbleiter-Industrie und 

wird in den unterschiedlichsten 

Applikationen 

und Markt segmenten 

ein gesetzt. Durch seine 

Flexibilität und die 

Integration in neueste 

FPGA-Architekturen 

wächst die Zahl der 

Anwender dieses 32-Bit 

RISC Cores weiter stark 

an. Damit steigen aber 

auch die Anforderungen 

an Systemleistung, 

Ressourcenbedarf, 

Kostenstruktur und die 

Software-Tools dieser 

Prozessor-Lösung. 

Für die zweite Generation 

des Nios Prozessors 

wurden deshalb deutliche 

Verbesserungen in CPU- 

Architektur, Systemleistung 

und Logik-Elementebedarf 

angestrebt, neue Peripherie-Elemente 

integriert und 

vor allem die Software- 

Entwicklung grundlegend 

vereinfacht. Resultat sind 

drei Grundkonfigurationen 

des Nios II: 

• Nios II/f (FAST) – Core 

optimiert auf System 

Performance 

• Nios II/s (STANDARD) – 

Core mit ausgewogener 

Performance und 

geringem Logik-Bedarf 

• Nios II/e (ECONOMY) 

– Core optimiert auf 

kleinstmöglichen Logik- 

Bedarf 

Alle drei RISC-CPU 

Cores haben ein 32-Bit 

Instruction Set und sind 

im Binärcode kompatibel. 

Für die FAST Konfiguration 

strebt ALTERA über 200 

Dhrystone MIPS (DMIPS) 

in der neuen 90nm 

Stratix II Familie an. 

Frei wählbar ist auch 

die Komplexität der 

integrierten JTAG Debug- 

Hardware. Die Anzahl 

der Custom Instructions 

ist auf 256 unabhängige 

Funktionen gestiegen, 

die auch in ihrem 

Funktionsumfang erweitert 

wurden. So lassen sich 

mit Custom Instructions 

rechenintensive Bestandteile 

der Software in FPGA- 

Hardware auslagern und 

Co-Prozessoren sehr 

einfach realisieren, die den 

Datendurchsatz erheblich 

beschleunigen. Ebenfalls 

in der Geschwindigkeit 

gesteigert wurde die 

Interrupt-Verarbeitung 

dieser NIOS Generation. 

Nios ® II - ALTERA’s second generation 

embedded soft processor: 

faster, smaller, lower cost ! 

Nios is the most successful 

SoftCore IP processor 

in the semiconductor 

industry. With more than 

13.000 installations it is 

used in many applications 

and multiple different 

market segments alike. 

Based on its flexibility 

and integration into latest 

FPGA architectures, 

this 32 bit RISC Core 

was adopted very fast 

by designers all over 

the world. And the 

demand is still rising! 

But together with this 

growing acceptance, the 

requirements regarding 

performance, resource 

usage, cost structure and 

the software design tools 

are rising, too. 

These requirements have 

been the foundation for 

the second generation of 

Nios, providing significant 

improvements in CPU 

architecture, size and 

performance, re-designed 

peripherals and last but not 

least a greatly enhanced 

software development 

flow. 

As a result, Nios II provides 

three base configurations: 

• Nios II/f (FAST) – Core 

optimized for system 

performance 

• Nios II/s (STANDARD) – 

Core balanced between 

performance and logic 

element usage 

• Nios II/e (ECONOMY) 

– Core optimized for 

smallest possible FPGA- 

Footprint 

All three RISC-CPU cores 

have a 32 bit Instruction 

Set and are binary code 

compatible. Regarding 

FAST configuration it 

is ALTERA‘s goal, to 

achieve more than 200 

Dhrystone-MIPS (DMIPS) 

with the 90nm STRATIX II 

architecture. The 

integrated debug solution 

can be parameterized 

in size and functionality. 

The number of custom 

instructions has been 

increased to 256 independent 

functions. By 

using custom instructions 

the user can outsource 

time consuming software 

routines to FPGA hardware. 

This makes it easy 

to build co-processors for 

higher data throughput. 

In addition the interrupt 

processing speed of Nios II 

has been improved. 



Die Liste der Nios 

Standard-Peripherie 

wurde um eine JTAG 

UART, das im Leistungsumfang 

deutlich erweiterte 

Common-Flash Interface 

und ein SYSTEM-ID 

Modul erweitert. Memory- 

Management-Unit (MMU) 

und Floating Point Unit 

(FPU) stehen ebenfalls auf 

der Roadmap von ALTERA. 

Bis Jahresende soll die 

Liste der Nios-kompatiblen 

Peripherie mehr als 100 IP- 

Cores von ALTERA und 

Partnerfirmen beinhalten. 

An oberster Stelle der 

Wunschliste aller Nios- 

User stand eine grafische 

Entwicklungsumgebung 

zur Software-Entwicklung. 

Mit Nios II erfüllt sich 

dieser Wunsch der Nios- 

Gemeinde. Die neue 

Entwicklungsumgebung 

NIOS TM II Integrated 

Development Environment 

(IDE) basiert auf ECLIPSE, 

einer frei verfügbaren, 

robusten Entwicklungsumgebung, 

die sich 

allgemeiner Beliebtheit 

erfreut. 

The list of available 

standard peripherals 

delivered with Nios now 

includes a JTAG UART, an 

enhanced Common Flash 

Interface and a SYSTEM- 

ID module. Memory- 

Management-Unit (MMU) 

and Floating-Point-Unit 

(FPU) can be found on the 

ALTERA Roadmap. The 

number of Nios compatible 

peripherals provided by 

partner companies and 

ALTERA is expected to 

grow above 100 IP cores 

by the end of the year. 

Highest priority on the 

wants list of nearly all Nios 

users was a graphical 

design environment to 

improve the software 

development flow. With 

Nios II this wish of the Nios 

community will become 

true. The new Nios II IDE 

(Integrated Development 

Environment) is based on 

ECLIPSE, a free, robust 

and widely accepted 

integrated design 

environment.


Neben der direkten Unterstützung 

von embedded 

Betriebssystemen wurde 

auch ein Instruction Set 

Simulator (ISS) in diese 

neue Design-Umgebung 

integriert, der Debugging 

ohne angeschlossene 

Hardware erlaubt. Ein 

Hardware-Abstraction- 

Layer (HAL) Konzept 

ver einfacht die Kommunikation 

mit den Treibern der 

Peripherie. 

Über den Support der 

NEWLIB Bibliothek wird 

die Implementierung der 

Nios Software Routinen 

nach ANSI-C ermöglicht. 

Nach dem Kompilerlauf 

ist ein Software-Download 

und -Debugging im 

Zielsystem direkt über die 

IDE-Oberfläche möglich. 

Zusammen mit Nios II 

wird der Source Code des 

microC/OS-II Betriebssystems 

und der neue 

Lightweight TCP/IP Stack 

ausgeliefert. Weitere ver - 

fügbare Betriebssyste me 

des Nios II sind u.a. µC- 

LINUX (Microtronix), 

Nucleus plus (ATI), KROS 

und MISPO. 

Eine komplette LINUX 

Portierung wird nach 

Verfügbarkeit der 

Memory-Management- 

Unit im 4. Quartal 2004 

erwartet. Zusätzliche 

Betriebssysteme sind in 

Vorbereitung. 

Flexibilität und Portierbarkeit 

waren neben der 

„nicht Abkündbarkeit“ 

schon immer Vorteile 

eines Nios Systems. Mit 

der jetzt verfügbaren 

zweiten Generation 

des Nios-Prozessors 

dringt ALTERA in neue 

Regionen des Preis- 

Leistungsverhältnisses 

für FPGA-basierte CPUs 

vor und bietet mit dieser 

Lösung nun endgültig auch 

einen Ersatz für diskrete 

Prozessoren. 

In Kürze wird Sie Sasco 

mit einer Seminar-Reihe 

über diesen Embedded 

Softcore eingehend 

informieren. Details zu 

diesen Seminaren erhalten 

Sie unter www.sasco.de 

The Nios IDE directly 

supports embedded 

operating systems. An 

integrated Instruction- 

Set-Simulator (ISS) allows 

debugging the software 

without connection to a 

hardware system. The 

new Hardware Abstraction 

Layer (HAL) concept 

makes it much easier 

now to communicate with 

peripheral drivers. 

Based on the NEWLIB 

library compliance, it is 

now possible to implement 

Nios routines in ANSI-C 

code. After compilation 

the software can be 

downloaded to start the 

debug process directly 

from within the IDE. 

Nios II will come with the 

source code of the microC/ 

OS-II operating system 

and a lightweight TCP/IP 

Stack. Other available 

RTOS products are 

µC-LINUX (Microtronix), 

NucleusPlus (ATI), KROS, 

MISPO and others. A 

complete LINUX port 

is expected after the 

availability of the MMU 

peripheral. Further 

operating systems are 

under consideration. 

Flexibility, portability 

and “none obsolence” 

have always been the 

advantages of a Nios 

based system. With the 

availability of the second 

generation Nios processor, 

ALTERA reaches new 

price/performance regions 

for FPGA-based CPUs and 

is now prepared to offer 

this solution even as an 

replacement for discrete 

processors. 

In the near future Sasco 

will organize seminars 

about Nios II and related 

topics. More information, 

seminar dates & locations 

will be available on the 

SASCO homepage 

www.sasco.de soon 



Sensors 

Vergleichen und sehen Sie selbst - 

Low- und Medium-Power 

Gate-Drive-Optokoppler 

Agilent Technologies bietet 

so viele verschiedene 

Gate-Drive Optokoppler, 

dass es manchmal ziemlich 

schwer fällt, das passende 

Produkt für eine 

Cross - Referenz - Liste 

TLP 251 im Vergleich zum 

HCPL - 3020 / 0302 

HCPL - 3020 schlägt sein 

Gegenstück von Toshiba 

bei jeder Spezifikation. 

TLP 250 im Vergleich zur 

HCPL - 314 Familie oder 

zum HCPL - T 250 

Die HCPL - 314 Familie ist 

bei fast jeder Spezifikation 

überlegen, lediglich 

der Ausgangsstrom 

ist geringfügig niedriger. 

Beim HCPL - T 250 

handelt es sich um ein 

sehr ähnliches Produkt, 

auch hinsichtlich des 

Ausgangsstroms. Die typische 

Ausgangsspannung 

ist etwas niedriger, was 

aber selbst bei Re-Designs 

keine Schwierigkeit darstellen 

dürfte. 

TLP 351 im Vergleich zur 

HCPL - 314 Familie oder 

zum HCPL - 3020 / 0302 

Auf den ersten Blick 

scheint der TLP 351 dem 

Applikation herauszufiltern. 

Wenn man nun auch noch 

Wettbewerbsprodukte, 

meist von Toshiba, mit 

in Betracht zieht, wird es 

sogar noch schwieriger. 

Wettbewerbs-Bauteil Agilent Artikelbezeichnung 

Toshiba TLP 251 HCPL - 3020 / HCPL - 0302 


oder HCPL - T 250 

Toshiba TLP 351 HCPL - 3140 / HCPL - 0314 oder 

HCPL - 3020 / HCPL - 0302 

HCPL - 3140 sehr ähnlich 

zu sein, aber auf den zweiten 

Blick werden einige interessante 

Unterschiede 

deutlich: Schon in den 

empfohlenen und maximalen 

Betriebsverhältnissen 

für den TLP 351 zeigen 

sich enorme Unterschiede. 

Darüber hinaus werden 

alle Spezifikationen nur 

für 25 °C angegeben, wohingegen 

Agilent die im 

Datenblatt angebebenen 

Werte über den gesamten 

Temperaturbereich garantiert. 

Betrachtet man die 

empfohlenen Betriebsverhältnisse 

für den 

TLP 351 kommt auch der 

HCPL - 3020 als Ersatz in 

Frage. Zwar sind einige 

Spezifikationen des 

TLP 351 vielleicht etwas 

besser, aber auch hier 

wurden die Werte nur für 

eine Temperatur von 25 °C 

und nicht über den gesamten 

Temperaturbereich angegeben. 

Compare and find out – 

Low and medium power gate drive 

optocouplers 

Agilent Technologies 

provides a broad range of 

gate drive optocouplers. 

The variety of products 

makes it sometimes 

difficult to address 

Cross reference list 

TLP 251 versus 

HCPL - 3020 / 0302 

HCPL - 3020 beats the 

Toshiba counterpart in 

every relevant datasheet 

specification. 


HCPL - 314 family or 

HCPL - T 250 

HCPL - 314 family is 

superior in nearly each 

specification but the 

output current capability 

is lower. HCPL - T250 is 

a very similar part also 

with respect to the output 

current. The typical output 

voltage is slightly lower 

which, however, should 

not be a problem, not even 

regarding re-designs. 


HCPL - 314 family or the 

HCPL - 3020 / 0302 

On first look the TLP 351 

is a close equivalent to 

the HCPL - 3140, but 

second look reveals some 

opportunities with the best 

matching part. It becomes 

even more complicated 

when competitive parts, 

mainly from Toshiba, are 

involved. 

Competition part Agilent part number 


Toshiba TLP 250 HCPL - 3140 / HCPL - 0314 or 

HCPL - T 250 

Toshiba TLP 351 HCPL - 3140 / HCPL - 0314 or 

HCPL - 3020 / HCPL - 0302 

interesting differentiators: 

Recommended and 

maximum operating 

conditions of the 

TLP 351 itself show 

huge differences. Also 

all specifications are 

only given for 25 °C 

while Agilent guarantees 

datasheet performance 

across temperature. 

Considering the 

recommended operating 

conditions of the TLP 351, 

the HCPL - 3020 is a 

suitable replacement, too. 

Some specifications of the 

TLP 351 might be slightly 

better but again only valid 

for 25 °C and not across 

temperature.

Sensors 

Hauptunterschiede 

Specification Agilent HCPL-3020 Toshiba TLP251 

Isolation voltage according to UL 3570Vrms (1 minute) 2500Vrms (1 minute) 

Operating Temperature -40°C up to 100 °C -20°C up to 85°C 

Supply Voltage Range 10V – 30V 10V – 20V (70°C)/30V (85°C) 

High/Low Level Output Current IOH/IOL Min 0.2A (PW=10µs, Duty Cycle 20%) Min 0.1A 

Low Level Output Voltage Typ VEE+0.4 Max VEE+1 Typ VEE+0.5 Max VEE+2.5 

Propagation Delay tPHL/tPLH Typ 0.2µs Max 0.7µs Typ 0.25µs Max 1µs 

Common Mode Rejection (CMH/CML) Min 10 kV/µs Min 5 kV/µs 



High/Low Level Output Current IOH/IOL Min 0.4A Typ 0.5 Min 0.4A Typ 0.63/0,67A (*) 

(PW=10µs, Duty Cycle 20%) 

High Level Output Voltage Min Vcc-4 Typ Vcc-1.8 Min Vcc-4 Typ Vcc-1.5 

at Vcc=15V (*) 

High Level Output Current ICCH Typ 0.7mA Max 3mA Typ 1.4mA Max 2mA (*) 

Low Level Output Current ICCL Typ 1.2mA Max 3mA Typ 1.2mA Max 2mA (*) 

(*) Specified for ambient temperature TA=25°C 

Key differentiators 



Recommended High/Low Level Min 0.2A (PW=10µs, Duty Cycle 20%) Min 0.2A (**) Typ 0.63/0,67A (*) 

Output Current IOH/IOL 


at Vcc=15V (*) 

High Level Output Current ICCH Typ 0.7mA Max 3mA Typ 1.4mA Max 2mA (*) 

Low Level Output Current ICCL Typ 1.2mA Max 3mA Typ 1.3mA Max 2mA (*) 

Propagation Delay tPHL/tPLH Typ 0.2µs Max 0.7µs Typ 0.1µs Typ.-Max 0.7µs 

(*) Specified for ambient temperature TA=25°C (**) Recommended peak current output 


Sensors 



Operating Temperature -40°C up to 100 °C -20°C up to 70°C/85°C 


Output Voltage Range 10V – 30V 10V – 24V (85°C)/30V (70°C) 

High/Low Level Output Current IOH/IOL Min 0.4A Typ 0.5 Min 0.5A Typ 1.5/2A 

(PW=10µs, Duty Cycle 20%) 


Low Level Output Voltage Typ 0.4V Max 1V Typ 0.8V Max 2.5V 

High Level Output Current ICCH Typ 0.7mA Max 3mA Typ 7mA Max 11mA 

Low Level Output Current ICCL Typ 1.2mA Max 3mA Typ 7.5mA Max 11mA 

Propagation Delay tPHL Typ 0.2µs Max 0.7µs Typ 0.15µs Max 0.5µs 

Propagation Delay tPLH Typ 0.3µs Max 0.7µs Typ 0.15µs Max 0.5µs 

Common Mode Rejection (CMH/CML) Min 10 kV/µs Min 5 kV/µs 

Specification Agilent HCPL-T250 Toshiba TLP250 


Operating Temperature -20°C up to 85 °C -20°C up to 70°C (30V)/85°C (20V) 


Output Voltage Range 10V – 30V 10V – 24V (85°C)/30V (70°C) 

High/Low Level Output Current IOH/IOL Min 0.5A Typ 1.5/2A Min 0.5A Typ 1.5/2A 

High Level Output Voltage Min Vcc-4 Typ Vcc-3 Min Vcc-4 Typ Vcc-2.2 

Propagation Delay tPHL Typ 0.27µs Max 0.5µs Typ 0.15µs Max 0.5µs 

Propagation Delay tPLH Typ 0.3µs Max 0.5µs Typ 0.15µs Max 0.5µs 


Microcontrollers and Microprocessors 

Design-Lösungen für 

Motorsteuerungen 

Microchip Technology 

bietet eine umfassende 

Produktpalette mit kompletten 

Systemlösungen für 

verschiedene Motortypen. 

Fortschrittliche On-chip 

Peripherie 

Spezielle Familien der 

PIC 8 - Bit Microcontroller 

(MCUs) und der digitalen 

dsPIC 16 - Bit 

Signalcontroller (DSCs) von 

Microchip bieten On-chip 

Peripherie zur Entwicklung 

von leistungsstarken 

Präzisionssystemen für die 

Motorsteuerung, die das 

System nicht nur energiesparender 

sondern auch 

leiser machen und darüber 

hinaus einen breiteren 

Funktionsumfang und 

lange Lebensdauer bieten. 

• High-speed 10 - Bit 

Analog-Digital-Konverter 

(bis zu 500 Ksps Betrieb) 

• Daten-EEPROM (bis zu 

4 Kbytes) 

• Spezielles 

Motorsteuerungs-PWM, 

bis zu acht Kanäle und 

vier Generatoren mit 

flexiblen Betriebsmodi. 

• Bis zu acht Enhanced 

Capture, Compare, 

PWM (ECCP) Module 

• Quadratur-Encoder 

(Interface oder Input 

Captures) 

Umfassende technische 

Quellen für die 

Entwicklung von 


Alle Ressourcen von 

Microchip zum Thema 

Entwicklung von 


finden Sie im Motor 

Control Design Center 

auf der Webseite 

www.microchip.com/ 

motor. 

Graphische 

Benutzeroberfläche 

„Motor Control“ (GUI) 

Mit der graphischen 

Benutzeroberfläche 

können Benutzer den 

Motor und eine Vielzahl 

von Systemparametern 

für einen ausgewählten 

Motor-Typ konfigurieren. 

Zu den konfigurierbaren 

Parametern zählen 

Geschwindigkeit, 

Drehrichtung, Stromstärke, 

Kühltemperatur, 

Fehlerstatus und vieles 

mehr. Diese auf Windows ® 

-basierende Software 

Motor control design solutions 

Microchip Technology 

offers a broad product 

portfolio that provides a 

complete system solution 

for different types of 

motors. 

Advanced on-chip 

peripherals 

Microchip offers dedicated 

families of PIC 8 - bit 

microcontrollers (MCUs) 

and dsPIC 16 - bit digital 

signal controllers (DSCs) 

that provide on-chip 

peripherals to design highperformance 

precision 

motor control systems that 

are more energy efficient, 

quieter in operation, have 

greater range and an 

extended life: 

• High-speed 10 - bit 

analog-to-digital 

converter (up to 

500 ksps operation) 

• High-endurance 

data EEPROM (up to 

4 Kbytes) 

• Specialized motor 

control PWM, up to 

eight channels and four 

duty cycle generators 

with flexible modes of 

operation 

• Up to eight Enhanced 

Capture, Compare, PWM 

(ECCP) modules 

• Quadrature Encoder 

(Interface or Input 

Captures) 

Complete technical 

resources for motor 

control design 

For access to Microchip’s 

complete motor control 

design resources, 

visit the Motor Control 

Design Center at 

www.microchip.com/ 

motor. 

Motor control graphical 

user interface (GUI) 

The MC-GUI graphical 

user interface allows 

users to configure the 

motor and a wide range 

of system parameters 

for a selected motor 

type, including speed, 

rotation direction, current, 

heatsink temperature, 

fault status and much 

more. Available at no cost, 

this Windows ® based 

software program supports 

Microchip’s motor control 

demonstration boards 

to provide a complete 

solution that helps reduce 

design time. 



ist kostenlos erhältlich 

und unterstützt die 

Motorsteuerungs-Demo- 

Boards von Microchip. Der 

Benutzer kann auf eine 

Komplettlösung zurückgreifen 

und so viel Zeit bei 

der Entwicklung sparen. 

PICDEM MC 

Entwicklungs-Board. 

Das PICDEM MC 

Entwicklungs-Board 

(DM 183011) bietet alles, 

was man zur Evaluierung 

der High-Performance 

PIC 18 FXX 31 8 - Bit 

Mikrocontroller braucht. 

Das Tool unterstützt 

Motoren bis zu 800 Watt 

und bietet eine komplette 

Isolierung der Stromkreise 

von den Steuerkreisen. 

Dadurch können der 

MPLAB ® In-Circuit 

Emulator oder MPLAB In- 

Circuit Debugger auch 

dann an das Board angeschlossen 

werden, wenn 

dieses mit Starkstrom betrieben 

wird. 

PICDEM MC 

development board. 

The PICDEM MC 

development board 

(DM 183011) gives you 

everything you need to 

evaluate Microchip’s high 

performance PIC 18 F XX31 

8 - bit microcontrollers 

for motor control design. 

Supporting motors up 

to 800 Watts, the tool 

provides total isolation 

between power and control 

circuits, enabling users to 

plug in the MPLAB ® In- 

Circuit Emulator or MPLAB 

In-Circuit Debugger to the 

board when high power is 

connected. 

dsPIC30F motor control 

development system 

This high performance 

modular system provides 

a method for quick 

prototyping and validation 

of various motor types. The 

tools give you the flexibility 

to select the appropriate 

power modules to meet 

your needs. Start with the 

dsPICDEM MC1 Motor 

Control Development


dsPIC30F 

Entwicklungssystem für 


Dieses leistungsstarke 

System ist modular 

aufgebaut und ermöglicht 

die schnelle Prototypen- 

Entwicklung und -Freigabe 

für verschiedene Arten 

von Motoren. Mit diesen 

Tools können Sie die 

Power-Module auswählen, 

die für Ihre speziellen 

Anforderungen am besten 

geeignet sind. Beginnen 

Sie mit dem 

dsPICDEM MC1 Motor 

Control Development 

Board (DM 300020) und 

komplettieren Sie dieses 

mit dem passenden Power 

Modul und einem Motor, 

und schon haben Sie ein 

komplettes System: 

• dsPICDEM MC1H 

3-Phasen High- 

Voltage Power Modul 

(DM 300021) 

• 3-Phasen AC Induction 

Motor High-Voltage 

Motor (208 / 460 V) 

(AC 300021) 

• dsPICDEM MC1L 

3-Phasen Low- 

Voltage Power Modul 

(DM 300022) 

• 3-Phasen Brushless DC 

Low-Voltage Motor (24 V) 

(AC 300020) 

Application Notes 

Stepper Motor 

AN 822 - Stepper Motor 

Microstepping mit 

PIC 18 C 452 


Steuerung mit dem 

PIC 16 F 684 

AN 907 - Stepper Motor: 

Grundlagen 

Gleichstrombürstenmotor 

AN 532 - Servo Steuerung 

eines Gleichstrommotors 

AN 696 - PIC 18 C XXX / 

PIC 16 C XXX DC 

Servomotor 

AN 893 -Bidirektionale 

Low-Cost Steuerung von 

Gleichstrombürstenmotore 

n mit dem PIC 16 F 684 

AN 905 - Gleichstrombürstenmotor 

Grundlagen 

Wechselstrom- 

Induktionsmotor 

AN 843 – Regelung der 

Geschwindigkeit bei einem 

Drehstrommotor mit einem 

PIC 18 Mikrocontroller 

AN 861 - Smart Air Handler 

unter Verwendung von 

ProMPT und dem 

PIC 18 F 2539 

AN 887 – Wechselstrom- 

Induktionsmotor: 

Grundlagen 

AN 889 - VF Steuerung bei 

einem Drehstrommotor 

mit Hilfe des PIC 16 F 7X7 

Mikrocontrollers 

AN 900 - VF Steuerung bei 

einem Drehstrommotor mit 

Hilfe des PIC 18 F 4431 

Board (DM 300020) and 

add the appropriate power 

module and motor for a 

complete system: 

• dsPICDEM MC1H 

3-Phase High-Voltage 

Power Module 

(DM 300021) 

• 3-Phase AC Induction 

Motor High-Voltage 

Motor (208 / 460 V) 

(AC 300021) 

• dsPICDEM MC1L 

3-Phase Low-Voltage 

Power Module 

(DM 300022) 

• 3-Phase Brushless DC 

Low-Voltage Motor (24 V) 

(AC 300020) 

Application notes 

Stepper motor 


Microstepping with 

PIC 18 C 452 


Control Using the 

PIC 16 F 684 


Fundamentals 

Brushed DC motor 

AN 532 - Servo Control of 

a DC Brush Motor 

AN 696 - PIC 18 C XXX/ 

PIC 16 C XXX DC 

Servomotor 

AN 893 - Low-cost 

Bidirectional Brushed DC 

Motor Control Using the 

PIC 16 F 684 

AN 905 - Brushed DC 

Motor Fundamentals 

AC induction motor 

AN 843 - Speed Control 

of a 3-Phase Induction 

Motor Using PIC 18 

Microcontrollers 

AN 861 - Smart Air Handler 

Using ProMPT and 

PIC 18 F 2539 

AN 887 - AC Induction 

Motor Fundamentals 

AN 889 - VF Control 

of 3-Phase Induction 

Motors Using PIC 16 F 7X7 

Microcontrollers 

AN 900 - VF Control of 

3-phase AC Induction 

Motors Using the 

PIC 18 F 4431 

AN 908 - Using the 

dsPIC30F for Vector 

Control of an AC Induction 

Motor 

Variable speed brushless 

DC Motor 

AN 857 - Brushless DC 

Motor Control Made Easy 

AN 885 - Brushless 

DC (BLDC) Motor 

Fundamentals 

AN 899 - Brushless DC 

Motor Control Using 

PIC 18 F XX31 

AN 901 - Using the 

dsPIC30F for Sensorless 

BLDC Control 



AN 908 – Verwendung 

des dsPIC 30 F für 

die Vektor-Steuerung 

eines Wechselstrom- 

Induktionsmotors 

Bürstenloser Variable 

Speed Gleichstrommotor 

AN 857 – Steuerung 

von bürstenlosen 

Gleichstrommotoren leicht 

gemacht 

AN 885 - Bürstenlose 

Gleichstrom- (BLDC) 

Motoren: Grundlagen 

AN 899 – Steuerung 

von bürstenlosen 

Gleichstrommotoren mit 

dem PIC 18 F XX31 

SASCO Niederlassungen 

SASCO Berlin 

Kaiserin-Augusta-Allee 112, 

D - 10553 Berlin 

Tel.: 0 30 / 34 99 24 - 0 

Fax: 0 30 / 34 99 24 - 36 

Vertrieb.Berlin@sasco.de 

SASCO Dortmund 

Hildebrandstraße 11, 

D - 44319 Dortmund 

Tel.: 02 31 / 91 72 00 - 0 

Fax: 02 31 / 91 72 00 - 9 94 

Vertrieb.Dortmund@sasco.de 

SASCO Frankfurt 

Max-Planck-Straße 1-3, 

D - 63303 Dreieich 

Tel.: 0 61 03 / 93 73 - 0 

Fax: 0 61 03 / 93 73 - 1 65 

Vertrieb.Frankfurt@sasco.de 

SASCO Hamburg 

Schnackenburgallee 149 c, 

D - 22525 Hamburg 

Tel.: 0 40 / 52 87 46 - 0 

Fax: 0 40 / 52 87 46 - 22 

Vertrieb.Hamburg@sasco.de 

AN 901 – Verwendung des 

dsPIC 30 F zur Sensorlosen 

BLDC Steuerung 

Allgemein 

AN 894 – Motorsteuerungssensoren 

und deren 

Rückkopplungsschalter 

AN 898 – Anforderungen 

an einen MOSFET Treiber 

bei Motorsteuerungen 

SASCO München 

Wernher-von-Braun-Str. 9a, 

D - 85640 Putzbrunn 

Tel.: 0 89 / 46 11 - 2 11 

Fax: 0 89 / 46 11 - 2 71 

Vertrieb.Muenchen@sasco.de 

SASCO Stuttgart 

Höpfigheimer Str. 5, 

D - 74321 Bietigheim-Bissingen 

Tel.: 0 71 42 / 9 60 - 0 

Fax: 0 71 42 / 9 60 - 100 

Vertrieb.Stuttgart@sasco.de 

SASCO Wien 

Landstrasser Hauptstr. 

97-101 1/4A, 

A - 1030 Wien 

Tel.: +43 (0) 1 / 3 60 46 - 61 

Fax: +43 (0) 1 / 3 60 46 - 97 

Vertrieb.Wien@sasco.de 

General 

AN 894 - Motor Control 

Sensor Feedback Circuits 

AN 898 - Determining 

MOSFET Driver Needs for 

Motor Drive Applications 

SASCO offices 

SASCO Yverdon 

En Chamard 35, 

CH - 1440 Montagny p/Yverdon 

Tel.: +41 (0) 24 / 4 47 01 00 

Fax: +41 (0) 24 / 4 45 52 45 

SalesOffice.Yverdon@sasco.de 

SASCO Zürich 

Riedmatt 9, 

CH - 8153 Rümlang 

Tel.: +41 (0) 44 / 8 17 62 80 

Fax: +41 (0) 44 / 8 17 62 81 

Vertrieb.Zuerich@sasco.de 

SASCO Brüssel 

Keiberg II, 

Minervastraat 14/B2, 

B - 1930 Zaventem 

Tel.: +32 (0) 2 / 7 19 71 - 50 

Fax: +32 (0) 2 / 7 09 13 40 

SalesOffice.Brussels@sasco.de 

SASCO Utrecht 

Elzenkade 3, 

NL - 3992 AD Houten 

Tel.: +31 (0) 30 / 6 39 12 15 

Fax: +31 (0)30 / 6 39 12 16 

SalesOffice.Utrecht@sasco.de 

SASCO Prag 

Charkovská 24, 

101 00 Praha 10, 

Czech Republic 

Tel.: +42 (0) 2 / 71 74 20 00 

Fax: +42 (0) 2 / 71 74 20 01 

SalesOffice.Prague@sasco.de 

SASCO Warschau 

ul. Sobieskiego 110/28, 

00 764 Warszawa,Poland 

Tel.: +48 (0) 22 / 8 56 90 90 

Fax: +48 (0) 22 / 8 51 61 36 

SalesOffice.Warsaw@sasco.de 

SASCO Budapest 

Váci út 45, 

1134 Budapest, Hungary 

Tel.: +36 (0) 1 / 32 94 20 02 

Fax: +36 (0) 1 / 3 50 62 77 

SalesOffice.Budapest@sasco.de 



Super Low-Power Microcontroller 

von Renesas 

H8 / 38076 F – der 

Baustein mit dem geringsten 

Stromverbrauch 

Renesas stellt das erste 

Mitglied der neuen 

H8 / 300 H SLP Serie, 

den H8 / 38076 F vor. Der 

Baustein wurde speziell für 

Applikationen mit extrem 

niedrigen Stromverbrauch 

entwickelt und vereint den 

leistungsstarken 16 - Bit 

H8 / 300 H Tiny CPU Kern 

mit einer Vielzahl von leistungsfähigen 

On-Chip 

Peripherie-Funktionen und 

Low–Voltage Flash On- 

Chip. Er verfügt über eine 

Reihe von einzigartigen 

Low-Power Funktionen 

wie schnelles Anlaufen des 

Oszillators, RTC, asynchronen 

Timer, serielles 

Low-Power Interface (1200 

Baud bei 10 µA!!) und eine 

Betriebsspannung von 

Minimum 1,8 V. 

Der H8 / 38076 F verfügt 

über viele Funktionen, um 

die Entwicklung unterschiedlicher 

Produkte so 

einfach wie möglich zu gestalten. 

So bietet er unter 

anderem einen integrierten 

Watchdog Timer mit eigenem 

internen RC Oszillator, 

einen LCD Controller- 

Treiber mit eigenem einstellbaren 

Chip-Booster, 

der somit eine digitale 

Kontrastkontrolle ermöglicht 

sowie ein eingebautes 

Multi-Master I 2 C-Interface, 

ideal um EEPROMs anzuschließen. 

Diese Funktionen 

machen den H8 / 38076 F 

zur perfekten Lösung 

für viele batterie- 

und netzbetriebenen 

Anwendungen wie 

beispielsweise 

Heizungszähler, 

Wasserzähler, netzbetriebene 

Modems und intelligente 

Sensoren. Bereits 

heute stehen Muster und 

Entwicklungtools in geringer 

Zahl zur Verfügung! 

H8 / 38076 F 

Spezifikationen 

• 10 MHz H8 / 300H CPU 

Core 

• 1,8 – 3,6 V 

Betriebsspannung 

• 32 kHz Sub-clock 

Betrieb 

• 48 KBytes Single supply 

Flash 

• 24 - 48 KBytes Masken- 

ROM 

• 1 - 2 KByte RAM 

• 2 x SCI Interface ( 1 x 

IrDA ) 

• I 2 C 

Renesas super low power 

microcontrollers 

H8 / 38076 F – the lowest 

power consumption solution 

Renesas now releases the 

first member of the new 

H8 / 300 H SLP series, 

the H8 / 38076 F. The 

component is designed 

for extremely low power 

applications and combines 

the powerful 16-bit 

H8 / 300 H Tiny CPU core 

with a variety of powerful 

on chip peripherals and 

low voltage on chip flash. 

It has a number of low 

power features including 

fast oscillator start 

up, RTC, asynchronous 

timer, low power serial 

interface (1200 baud 

from at 10 µA !!) and an 

operating voltage down to 

1.8 V. 

The H8 / 38076 F includes a 

variety of features to make 

it as easy as possible to 

develop many different 

products, including an 

integrated watchdog timer 

with its own internal RC 

oscillator, LCD controller 

driver with its own on chip 

booster that is tuneable 

to allow for digital contrast 

control, and a built in 

multi-master I 2 C interface, 

ideal for interfacing 

to EEPROMs and other 

peripherals. 

These features make the 

H8 / 38076 F perfect for a 

variety of battery and line 

powered applications, 

such as heat and water 

meters, line powered 

modems and intelligent 

sensors. Samples and 

development tools for the 

H8 / 38076 F are available 

now! 

H8 / 38076 F specification 

• 10 MHz H8 / 300 H CPU 

Core 

• 1.8 – 3.6 V operation 

• 32 kHz sub-clock 

operation 

• 48 Kbytes Single supply 

Flash 

• 24 - 48 kbytes of Mask 

ROM 

• 1 - 2 kbyte RAM 

• 2 x SCI interface ( 1 x 

IrDA ) 

• I 2 C 

• 3 x 16-bit timer 

• Real Time Clock 

• Watchdog timer with 

independent oscillator 

• 1 x Asynchronous timer 

• 2 x 14-bit PWM 

• 8 ch 10-bit A/D converter 

• 25 x 4 LCD 

controller / driver 



• 3 x 16-Bit Timer 

• Real Time Clock 

• Watchdog Timer mit 

unabhängigem Oszillator 

• 1 x asynchroner Timer 

• 2 x 14-Bit PWM 

• 8-Kanal 10-Bit A/D- 

Wandler 

• 25 x 4 LCD-Controller / 

-Treiber 

• Power-on-Reset 

• 80 Pins 

Der H8 / 38076 F befindet 

sich einem platzsparenden 

80-Pin-Gehäuse und wird 

vom neuen E7 In-Circuit 

Debugger unterstützt. 

• Power on reset 

• 80 pins 

The H8 / 38076 F comes 

in a space saving 80 pin 

package and is supported 

by the new E7 in-circuit 

debugger. 

H8 SLP Selektor H8 SLP Selector 

Schnellreferenz: Super Low Power 80-Pin Serie Super low power 80-pin series quick reference


Schnellreferenz: Super Low Power 64-Pin Serie 

H8/38076 Referenz – Bestellinformation 

Product Flash Memory RAM Package 

Mask ROM QFP-80A TQFP-80C P-TFLGA-85 

( FP-80A ) (TFP-80C ) ( TLP-85V ) 

H8/38076F 48 kbytes - 2 kbyte HD64F38076H HD64F38076W HD64F38076LPV 

H8/38076 - 48 kbytes 2 kbyte HD64338076H HD64338076W HD64338076LPV 




H8/38086 Referenz – Bestellinformation 

Super low power 64-pin series quick reference 

H8/38076 reference – ordering information 

H8/38086 reference – ordering information 

Product Flash Memory RAM Package 

Mask ROM QFP-80A TQFP-80C P-TFLGA-85 

( FP-80A ) (TFP-80C ) ( TLP-85V ) 

H8/38086F 48 kbytes - 2 kbyte HD64F38086H HD64F38086W HD64F38086LPV 








Sharp BlueStreak: ARM ® Microcontroller 

für unterschiedlichste 

Entwicklungen. 

Wählen Sie die Leistung, 

die Sie benötigen: 

Die BlueStreak 

ARM 7 / ARM 9 

Microcontroller zählen 

zu den vielseitigsten 

Bauteilgruppen mit 

dem höchsten Grad 

an Integration. Diese 

Produktfamilie wird in 

den unterschiedlichsten 

Marktsegmenten eingesetzt 

und hat vor kurzem 

auch den Frost & Sullivan 

Product Innovation Award 

für 2004 erhalten. 

Mit Microcontrollern wie 

der ARM 7 TDMI-basierten 

LH 754 XX Produktguppe, 

die über einen externen 

16 - Bit Datenbus verfügt, 

und einer Reihe 

von Microcontrollern 

mit externem 32 - Bit 

Datenbus, bietet Sharp 

alles, was Sie für Ihre 

Applikation benötigen. Zur 

Produktgruppe mit externem 

32 - Bit Datenbus 

zählen Bauteile wie der 

ARM 720 T - basierte 

LH 79520, der ARM 922 T - 

basierte LH 7 A 400 und der 

LH 7 A 404. 

Die meisten der 

ARM 7 / ARM 9 Microcontroller 

von Sharp bieten 

einen überaus flexiblen 

On - Chip LCD Controller, 

der auch die anspruchsvollsten 

Display- 

Technologien unterstützt. 

Darüber hinaus verfügen 

die Microcontroller 

über glueless 

Speicherschnittstellen, 

serielle High-Speed 

Schnittstellen wie USB, I 2 S, 

SPI, I 2 C, CAN und Ethernet 

Controller, Analog/ 

Digital-Wandler, Touch- 

Screen-Controller, herausnehmbare 

Speicherkarten 

und eine hohe Anzahl von 

Standard I/Os. Sharps 

neue Generation von High- 

End Microcontrollern basiert 

auf ARM 946 E und 

ARM 926 EJ. Sie sind somit 

nicht nur leistungsfähi- 

ger, sondern bieten darüber 

hinaus ein Imager 

Interface, einen Media 

Accelerator sowie eine erweiterte 

Graphics Engine. 

Mit den BlueStreak 

Microcontrollern treffen 

Sie gleich beim ersten 

Mal ins Schwarze. 

Sharp BlueStreak: ARM ® microcontrollers 

spanning a 

spectrum of design possibilities. 

Choose your power and 

performance level: 

Sharp’s BlueStreak 

ARM 7 / ARM 9 microcontrollers 

represent one of 

the most versatile, most 

integrated device portfolios 

available today. The family 

addresses a vast range of 

market applications, and 

have recently be honored 

with the Frost & Sullivan 

Product Innovation Award 

2004. 

Sharp answers your application 

needs by offering 

microcontrollers such as 

the ARM 7 TDMI-based 

LH 754 XX family, featuring 

a 16 - bit external data bus, 

as well as microcontrollers 

with a full 32 - bit external 

data bus; these include the 

ARM 720 T-based LH 79520 

and ARM 922 T-based 

LH 7 A 400 and LH 7 A 404. 

Most Sharp ARM 7 / 

ARM 9 microcontrollers 

include a highly flexible 

on-chip LCD controller 

supporting leading display 

technologies. 

Also included are glueless 

memory interfaces; highspeed 

serial interfaces 

including USB, I 2 S, SPI, 

I 2 C, CAN, and Ethernet 

Controller; analog-todigital 

converters; touch 

screen controllers; 

removable storage cards; 

and generous amounts 

of GPIO. Sharp’s nextgeneration 

high-end 

microcontrollers are 

based on ARM 946 E and 

ARM 926 EJ, enabling 

higher performance 

coupled with an imager 

interface, media accelerator, 

and an enhanced 

graphics engine. 

Sharp BlueStreak microcontrollers 

give you the 

power to hit your market 

opportunity right the first 

time. 

By working with worldclass 

partners to provide a 

wide range of ready-made 

hardware and software 

solutions, Sharp helps you 

to save months of development 

time and recoup 

your investment faster. 

Application development 

kits for Sharp BlueStreak 

microcontrollers


Sharp arbeitet mit 

erstklassigen Partnern 

wie zum Beispiel der 

Firma Logic zusammen, 

um viele verschiedene 

gebrauchsfertige Hard- 

und Software-Lösungen 

anbieten zu können. Das 

spart Ihnen monatelange 

Entwicklungsarbeit. 

So machen sich Ihre 

Investitionen schneller 

bezahlt. 

Mit den Entwicklungs- 

Kits für BlueStreak 

Microcontroller können 

Sie sofort mit der 

Software-Entwicklung 

beginnen, und das auf 

Plattformen, die nahtlos 

an die Produktion 

anknüpfen. 

So bieten beispielsweise 

die Entwicklungs-Kits 

der Firma Logic eine 

preisgünstige stabile 

Plattform, auf der 

sofort mit der Software- 

Entwicklung begonnen 

werden kann. Die 

produktionsfertigen Card 

Engine Plattformen können 

auch zur Unterstützung der 

Endfertigung verwendet 

werden. Darüber hinaus 

beschleunigen stabile 

Referenz-Designs, 

Production Quality Drivers 

und Bootloader 

die Entwicklung. 

Durch die bekannten 

Betriebssysteme wie Linux, 

WinCE, ThreadX, VxWorks 

and Nucleus+ pre-ported, 

können sich Entwickler 

anstatt auf die Umsetzung 

auf Innovationen 

konzentrieren. 

Kostenlose Software- 

Downloads von 

www.sharpmcu.com. 

Auf dieser Seite stehen 

eine Vielzahl von Board 

Support Paketen sowie 

Referenz-Treiber für 

gängige Betriebssysteme 

zum Download bereit. 

Außerdem haben Sie 

Zugang zu Hunderten 

von bewährten Providern 

der ARM Connected 

Community. Diese 

bieten unterschiedlichste 

Lösungen, angefangen bei 

Compilern, Assemblern 

und Debuggern, bis hin 

zu Software IP, JTAG 

Debuggern und Design- 

Services. 

allow engineers to 

immediately begin 

software development 

on platforms that 

transfer seamlessly to 

production. 

As an example, Logic’s 

development kits provide 

a low-cost and stable 

platform on which to 

immediately begin 

software development. 

Its production-ready Card 

Engine platforms can also 

be used to support final 

production. In addition, 

solid reference designs, 

production quality drivers 

and bootloaders are in 

place to accelerate your 

development. With popular 

operating systems such 

as Linux, WinCE, ThreadX, 

VxWorks and Nucleus+ 

pre-ported, designers can 

focus on innovation rather 

than implementation. 

Free software 

downloads from 

www.sharpmcu.com. 

You can download board 

support packages and 

reference drivers for 

popular operating systems. 

Plus, you have access 

to hundreds of providers 

within the ARM Connected 

Community offering 

solutions ranging from 

compilers, assemblers, 

and debuggers to software 

IP, JTAG debuggers and 

design services. 




ADuC 702x – eine hochgenaue 

analoge Microcontroller-Familie 

mit ARM7 ® Kern 

Durch die Integration 

vieler hochgenauer analoger 

Funktionen und eines 

digitalen Rechenkerns 

auf einem Halbleiterchip 

will Analog Devices 

Steuerungs-, Regelungs- 

und Überwachungs- 

Aufgaben in Anwendungen 

wie Sensorik für die Fertigungsautomatisierung, 

Transmitter für optische 

Netzwerke und elektronische 

Fahrwerksregelungen 

bei Fahrzeugen, vereinfachen. 

Die Microcontroller- 

Lösung besteht aus einem 

leistungsfähigen 32-Bit- 

RISC-Prozessorkern 

und einem Präzisions- 

Datenwandlerteil, der einen 

schnellen 12 Bit genauen 

A/D-Wandler für bis 

zu 16 analoge Eingangs- 

Kanäle und bis zu vier D/A- 

Wandler enthält. 

Die analoge Microcontroller-Familie 

ADuC 702x mit 

ARM7-Kern erweitert das 

umfangreiche Portfolio an 

8052-basierten Lösungen 

der MicroConverter ® -Serie. 

Die MicroConverter wurden 

– wie auch die neue 

Modellreihe auf ARM7- 

Basis – für anspruchsvolle 

digital programmierbare 

Anwendungen in den 

Bereichen Mess- und 

Regeltechnik und 

Messwerterfassung entwickelt. 

Verarbeitungsleistung, 

Peripherie und kleine 

Gehäuse 

Die neue Produktfamilie 

ADuC 702x enthält einen 

ARM7TDMI ® -Core und 

einen 16 / 32-bit-RISC- 

Prozessor-Kern mit einer 

Spitzen-Verarbeitungsleistung 

von 45 MIPS. 

Hinzu kommen die monolithisch 

integrierte analoge 

Peripherie in Form von 

schnellen 12 - Bit - A/D- 

Wandlern mit bis zu 16 

Kanälen, vier eigenständige 

12 - Bit - D / A - Wandler 

und eine hochgenaue 

Bandgap-Referenz mit 

einer Spannungsdrift von 

weniger als 10 ppm / °C. 

Außerdem wurden 

Peripherie-Elemente wie 

Komparator, PLA (programmierbare 

Logik) sowie 

ein Dreiphasen-PWM- 

Generator integriert. Die 

Bauelemente unterstützen 

auch flexible Power-Down- 

ADuC702x – highly precise analog 

microcontroller family with ARM7 ® 

Core 

By embedding precision 

analog functionality 

with digital programming 

on a single chip, Analog 

Devices aims to greatly 

simplify control and 

monitoring in applications 

such as factory automation 

sensors, optical network 

transmitters and automotive 

body control electronics. 

Analog Devices’ 

precision analog microcontroller 

solution integrates 

a powerful 32 - bit RISC 

core with precision data 

conversion technology 

that supports up to 16 

channels of fast, 12 - bit 

accurate analog-to-digital 

conversion and up to four 

12 - bit digital-to-analog 

converters. 

The ADuC 702x precision 

analog microcontroller 

family featuring ARM7based 

programmability 

joins Analog Devices’ 

portfolio of 8052-based 

solutions, known as the 

MicroConverter series. 

Like the ARM7 core familybased 

range of products, 

MicroConverter products 

are designed for high-precision 

measurement and 

control, and data acquisition 

systems with basic 

digital programming needs. 

Processing power, 

peripherals and tiny 

packages 

The new ADuC 702x 

solutions integrate an 

ARM7TDMI ® core that 

features a flash-based 

16 - / 32 - bit RISC (reduced 

instruction set computer) 

MCU with processing 

capability up to 45 MIPS 

peak performance. Analog 

peripherals include up to 

16 channels of fast, 12 - bit 

accurate analog-to-digital 

conversion, up to four individual 

12 - bit monotonic 

DACs (digital-to-analog 

converters) and a precision 

bandgap reference 

with a drift performance 

of better than 10 ppm / °C. 

Other peripherals include a 

comparator, PLA (programmable 

logic array), and 

3-phase PWM generator. 

The devices also support 

flexible power-down and 

wake-up modes and are 

specified for 3 - V operation 

with a temperature 

range of – 40 °C to + 85 °C, 

+ 105 °C, and + 125 °C. 

Packaging options range 

from a tiny 6 mm x 6 mm 

40 - lead CSP (chip-scale 

package) to an 80 pin 

LQFP.


und Wake-Up-Modi und 

sind für den Betrieb mit 

Versorgungsspannungen 

von 3 V für den 

Temperaturbereich von 

- 40 °C bis + 85 °C bzw. 

+ 105 °C bzw. + 125 °C spezifiziert. 

Das Spektrum der 

möglichen Gehäuse reicht 

vom winzigen nur 6 mm x 

6 mm großen 40 - poligen 

CSP (Chip-Scale Package) 

bis zum 80 - poligen LQFP. 

Anwendungen 

So profitieren beispielsweise 

Geräte zur Fertigungs- 

Automatisierung, die mit 

Ultraschall-, Magnet- oder 

optischen Näherungs- 

Sensoren ausgerüstet 

sind, von der Integration 

der Analog-Funktionen 

und eines leistungsfähigen 

Prozessorkerns in einem 

kleinen Gehäuse. Die 

Produktfamilie ADuC 702x 

bietet eine integrierte 

Überwachungs- und 

Steuerungs-Lösung für 

optische SFP- und XFP- 

Transceiver. Da die ICs der 

ADuC 702x - Familie das 

LIN-Protokoll unterstützen, 

eignen sie sich auch für 

den Einsatz im Bereich der 

Fahrwerk- und Komfort- 

Elektronik im Automobil. 

Zukünftige Derivate mit integriertem 

CAN-Controller 

und zusätzlichem 

Speicher werden weitere 

Einsatzmöglichkeiten auf 

dem Automotive-Sektor ermöglichen. 

Entwicklungswerkzeuge 

Das preisgünstige 

Entwicklungssystem 

QuickStart von Analog 

Devices enthält ein umfangreiches 

Paket an 

Software-Entwicklungs- 

Tools von KEIL Software 

und IAR Systems. Diese 

Software wird zusammen 

mit der unterstützenden 

Hardware (Evaluation- 

Board, JTAG-Emulator, 

Stromversorgung, Kabel) 

ausgeliefert. 

Applications 

Factory automation equipment, 

utilizing ultrasonic, 

magnetic or optical 

proximity sensors, benefits 

from the integration 

of precision analog with a 

powerful processing core 

in a small package. The 

ADuC 702x family offers an 

integrated monitoring and 

control solution for SFP 

and XFP optical transceivers. 

By including support 

for LIN, the ADuC 702x 

family offers solutions for 

body-control electronics 

in automobiles. To further 

support the automotive 

market, future derivatives 

will integrate CAN and 

additional memory. 

Development tools 

Analog Devices’ low-cost 

QuickStart Development 

System includes a suite of 

comprehensive software 

development tools by KEIL 

Software and IAR Systems. 

These are shipped along 

with supporting hardware, 

such as evaluation board, 

JTAG emulator, power 

supply and cables. 



DSP and Multimedia 

AVF 49xyA 

Audio / Video Front-End 

Bei dem AVF 49xyA 

handelt es sich um eine 

komplett integrierte 

Audio-Video Front-End 

Lösung, die gerade 

für DVD-Rekorder und 

Personal Video-Rekorder 

(PVR) bestens geeignet 

ist. Sie verbindet die 

Funktionseinheiten eines 

Multistandard Sound 

Prozessors (MSP) mit 

denen eines Video Pixel 

Decoders (VPX) und bietet 

darüber hinaus Audio- 

/Video-Synchronisierung 

des Ausgangssignals. 

Der AVF 49xyA wird 

im PQFP128 Gehäuse 

geliefert. Die MSP-Einheit 

kann alle weltweit üblichen 

analogen TV-Standards 

sowie digitale NICAM 

Soundstandards verarbeiten. 

Die komplette TV- 

Sound–Verarbeitung 

wird abgedeckt, vom 

analogen Sound IF-Signal- 

Eingang bis hin zum 

bearbeiteten analogen 

AF-Signal-Ausgang. 

Die VPX-Einheit bietet 

den kompletten Umfang 

an Videoaufnahme- 

Funktionen für 

Consumer- und Multimedia-Anwendungen. 

Der Baustein hat alle Verarbeitungsmöglichkeiten 

integriert, um ein analoges 

Videosignal im CVBS-, 

Y/C- oder YcrCb-Format in 

einen digitalen Datenstrom 

zu konvertieren. Darüber 

hinaus bietet er Text Slicing 

für Intercast, Teletext, und 

Closed Caption. Für eine 

bessere Y/C Trennung 

steht ein adaptiver 4H 

Kammfilter zur Verfügung. 

AVF 49xyA 

Audio / Video Front-end 

The AVF 49xyA is a 

fully integrated Audio- 

Video Front-end solution 

specifically well suited for 

DVD recorder and personal 

video recorder (PVR) 

applications. It combines 

the functional units of both 

a Multistandard Sound 

Processor (MSP) and a 

Video Pixel Decoder (VPX) 

and it provides the audio/ 

video synchronization of 

the output signal. The 

AVF 49xyA comes in a 

PQFP128 package. The 

MSP unit covers the sound 

processing of all analog TV 

standards worldwide, as 

well as the NICAM digital 

sound standards. The 

full TV sound processing 

– starting with analog 

sound IF signal input 

down to processed analog 

AF signal output – is 

performed. The VPX unit 

provides the full-feature 

video acquisition for 

consumer and multimedia 

applications. All of the 

processing capability 

necessary to convert 

an analog video signal 

in CVBS, Y/C or YCrCb 

format into a digital 

component stream is 

integrated. Additionally, 

text slicing for Intercast, 

Teletext, and Closed 

Caption is provided. For 

improved Y/C separation, 

an adaptive 4H comb filter 

is included.


Allgemeine Funktionen 

• I 2 C Schnittstelle 

mit verschiedenen 

Geräteadressen zur 

Nutzung von zwei AVF 

49xyA in einem System 

• Audio / Video- 

Synchronisierung 

entweder im Master- 

oder im Slave-Modus 

• PQFP128-2 Gehäuse 

Video-Funktionen 

• Leistungsstarker 

adaptiver 4H Kammfilter 

Y/C Separator mit 

einstellbarem Vertikal- 

Spitzenwert 

• Multistandard Farb- 

Decodierung: 

– NTSC-M, NTSC-443 

– PAL-BDGHI, PAL-M, 

PAL-N, PAL-60 

– SECAM, S-VHS 

• Video ADCs mit 

Klemmung und automatischer 

Verstär kungssteuerung 

(Auto matic 

Gain Control - AGC) 

• Sieben analoge Eingänge 

mit integrierter 

Auswahl folgender 

Quellen: 

– 4x Composite Video 

(CVBS), oder 

– 2x CVBS und 2x Y/C 

(S-VHS), oder 

– 2x CVBS, 1x Y/C und 

1x YPrPb 

• Decodierung und 

Erkennung von vollständig 

Macrovision 7.01 

geschützten Videodaten 

• Zuschneiden und skalieren 

in zwei Fenstern 

• Horizontales Skalieren 

zwischen 32 und 864 

Pixel/Zeile 

• Hochwertiger Anti- 

Aliasing Filter 

• Skalierungs-gesteuertes 

Peaking und Coring 

• Digitales YCrCb 4:2:2 

Format 

• ITU-R 601/656 konformes 

Ausgangsformat 

• Quadratisches Pixel- 

Format (640/768 Pixel/ 

Zeile) 

• Synchroner 8-Bit oder 

16-Bit Ausgangsmodus 

• 13,5 MHz/16-Bit 

und 27 MHz/8-Bit 

Ausgangsdatenrate 

• VBI Bypass und 

unbear beiteter ADC 

Datenausgang 

• Leistungsstarkes 

Hardware Daten-Slicing 

• Multistandard Daten- 

Slicer 

– NABTS, WST 

– CAPTION (1x, 2x), 

CGMS, VPS, WSS, 

Antiope 

General features 

• I 2 C interface with different 

device addresses 

for using two AVF 49xyA 

in one system 

• Audio / video synchronization 

either in Master 

or Slave mode 

• PQFP128-2 package 

Video features 

• High-performance adaptive 

4H comb filter Y/C 

separator with adjustable 

vertical peaking 

• Multistandard color 

decoding: 

– NTSC-M, NTSC-443 

– PAL-BDGHI, PAL-M, 

PAL-N, PAL-60 

– SECAM, S-VHS 

• Video ADCs with 

clamping and automatic 

gain control (AGC) 

• Seven analog inputs with 

integrated selector for 

the following sources: 

– 4x composite video 

(CVBS), or 

– 2x CVBS and 2x Y/C 

(S-VHS), or 

– 2x CVBS, 1x Y/C and 

1x YPrPb 

• Decoding and detection 

of full Macrovision 7.01 

protected video 

• Dual-window cropping 

and scaling 

• Horizontal resizing 

between 32 and 864 

pixels/line 

• High-quality anti-aliasing 

filter 

• Scaling controlled 

peaking and coring 

• Digital YCrCb 4:2:2 

format 

• ITU-R 601/656 compliant 

output format 

• Square pixel format 

(640/768 pixels/line) 

• 8-bit or 16-bit synchronous 

output mode 

• 13.5 MHz/16-bit and 

27MHz/8-bit output rate 

• VBI bypass and raw ADC 

data output 

• High-performance 

hardware data slicing 

• Multistandard data slicer 

– NABTS, WST 

– CAPTION (1x , 2x), 

CGMS, VPS, WSS, 

Antiope 

• Full support for 

– Teletext, Intercast 

– WebTV for Windows, 

EPG services 

• VBI and Full-field mode 

• Data insertion into video 

stream 



• Vollständige Unterstützung 

von 

– Teletext, Intercast 

– WebTV für Windows, 

EPG Services 

• VBI und Full-field Modus 

• Dateneinspeisung in 

Video-Fluss 

• Gleichzeitige Erfassung 

von Teletext, VPS, WSS 

und Caption 

Audio-Funktionen 

• Standard-Auswahl 

mit nur einer I 2 C- 

Übertragung 

• Automatische Erkennung 

terrestrischer TV- 

Standards 

• Automatische Sound- 

Wahl (mono / stereo / 

zweisprachig), neue 

Register MODUS, 

STATUS 

• Sound IF (SIF) Eingang 

• Automatic-Carrier-Mute 

Funktion 

• Programmierbarer 

Interrupt Output (zeigt 

Statusänderungen) 

• Haupt-/AUX-Kanal mit 

Lautstärke 

• Automatische Lautstärkenkorrektur 

(Automatic volume 

correction - AVC) 

• Zwei-Kanal Mixer 

• Wählbare Vorverstärkung 

für AUX-Kanal 

• Vier Stereo-Eingänge, 

zwei Stereo-Ausgänge 

• Komplette Line in/out 

Schaltmatrix 

• Zwei 48-kHz I 2 S Eingänge, 

ein asynchroner 

5 bis 50kHz I 2 S Eingang, 

ein asynchroner I 2 S 

Ausgang 

• Alle analogen Mono- 

Tonträger inklusive AM- 

SECAM 

• Alle analogen FM- 

Stereo A2- und 

Satellitenstandards 

• Alle NICAM-Standards 

• Gleichzeitige Demodulation 

von (sehr) stark 

abweichenden FM-Mono 

und NICAM 

• Demodulation des 

BTSC-Multiplex-Signals 

und des SAP-Kanals 

• Abgleich-freie digitale 

DBX Rauschsperre für 

BTSC Stereo und SAP 

• BTSC Stereo- und EIA-J 

Trennung bedeutend 

besser als spezifiziert. 

• SAP- und Stereo- 

Erkennung für BTSC 

• Koreanischer FM-Stereo 

A2 Standard 

• Abgleich-freier 

japanischer Standard 

EIA-J 

• Demodulation des FM- 

Radio-Multiplex-Signals 

• Simultaneous acquisition 

of Teletext, VPS, WSS, 

and Caption 

Audio Features 

• Standard selection with 

single I 2 C transmission 

• Automatic standard 

detection of terrestrial TV 

standards 

• Automatic sound 

selection (mono/stereo/ 

bilingual), new registers 

MODUS, STATUS 

• Sound IF (SIF) input 

• Automatic-carrier-mute 

function 

• Interrupt output 

programmable 

(indicating status 

change) 

• Main/AUX channel with 

volume 

• Automatic volume 

correction (AVC) 

• Two channel mixer 

• Selectable pre-emphasis 

for AUX channel 

• Four stereo line inputs, 

two stereo line outputs 

• Complete line in/out 

switching matrix 

• Two 48-kHz I 2 S inputs; 

one asynchronous 5 to 

50-kHz I 2 S input, one 

asynchronous I 2 S output 

• All analog Mono sound 

carriers including AM- 

SECAM 

• All analog FM-Stereo A2 

and satellite standards 

• All NICAM standards 

• Simultaneous 

demodulation of (very) 

high-deviation FM-Mono 

and NICAM 

• Demodulation of the 

BTSC multiplex signal 

and the SAP channel 

• Alignment-free digital 

DBX noise reduction for 

BTSC Stereo and SAP 

• BTSC Stereo and EIA-J 

separation significantly 

better than spec. 

• SAP and stereo 

detection for BTSC 

• Korean FM-Stereo A2 

standard 

• Alignment-free Japanese 

standard EIA-J 

• Demodulation of the FM- 

Radio multiplex signal 


Analog 

MICRF 505 – MICRELs neue 

Generation „RadioWire ® “ RF 

Transceiver 

Der neue MICR F 505 

Transceiver arbeitet 

im Frequenzband von 

850 MHz bis 950 MHz und 

ermöglicht Datenraten 

bis zu 200 kbps in 

FSK (Frequency Shift- 

Keyed) Modulation. Zum 

Betrieb des Transceivers 

werden nur wenige externe 

Bauteile (ein 

paar Kondensatoren, 

eine Induktivität) benötigt. 

Per Design kommt 

der MICR F 505 mit relativ 

ungenauen Low- 

Cost Quarzen aus. So 

wurden auf dem Bauteil 

Schaltungen integriert, die 

Frequenzabweichungen 

zwischen kommunizierenden 

Chips feststellen und 

automatisch beheben. Eine 

interne „Clock Recovery“- 

Schaltung wurde ebenfalls 

implementiert, was 

das Zusammenspiel mit 

Low-Cost Microcontrollern 

erleichtert. Weitere 

Funktionen (z.B. der 

Frequenzsynthesizer) sind 

programmierbar gestaltet. 

Zusammenfassung der 

Spezifikationen und 

Eigenschaften 

• Frequenzband von 

850 MHz bis 950 MHz 

• - 112 dBm Empfindlichkeit 

(2,4 Kbps bei 

10 -3 BER) 

• Ausgangsleistung 

programmierbar bis zu 

+ 10 dBm 

• 200 kbps maximale 

Datenrate 

• Versorgungsspannung 

2,0 V bis 2,5 V 

• Stromverbrauch: 13 mA 

im Empfangsmodus, 

28 mA im Sendemodus 

• Integrierter Sende-/ 

Empfangsschalter 

• Integrierte Clock 

Recovery 

• Voll programmierbare 

PLL 

• Digitale Quarzfrequenzjustierung 

Zur Entwicklungsunterstützung 

gibt es von 

MICREL das „MICRFDEV1 

Development System“, 

sowie Firmware und 

Dokumentation. Kostenlos 

aus dem Internet erhältlich 

ist die „MICR F 505 RF Test 

Bench“ Software, die die 

nötigen Werte der externen 

Komponenten, sowie die 

Konfiguration der internen 

Register berechnet. 

Der MICRF505 ist im 

5 mm x 5 mm MLF - 

Gehäuse erhältlich und 

kostet ca. US$ 4,50 bei 

einer Abnahme von 1.000 

Stück. 

MICRF 505 – MICREL’s new 

generation of “RadioWire ® “ RF 

transceivers 

The MICR F 505 transceiver 

operates from 850 MHz to 

950 MHz and supports frequency 

shift-keyed (FSK) 

modulation at data-rates 

up to 200 kbps. The transceiver 

can operate with 

only a few external components 

(just a few capacitors, 

one inductor). The 

MICR F 505 is designed to 

accommodate low-cost, 

low-accuracy crystals. To 

address this, Micrel has 

added a frequency error 

estimator to determine frequency 

mismatch between 

communicating transceivers 

and an internal crystal 

tuning mechanism to 

enable automated crys- 

tal tuning on-the-fly. The 

MICR F 505 also incorporates 

an internal clock 

recovery circuit to reduce 

the burden on its companion 

baseband device 

enabling the use of a lower 

cost microcontroller. Many 

functions, including the 

frequency synthesizer are 

user programmable. 

Summary of specifications 

and features 

• 850 MHz to 950 MHz 

operating range 

• - 112 dBm sensitivity 

(2.4 kbps at 10 -3 BER) 

• Output power 

programmable to 

+10 dBm 

• 200 kbps maximum datarate 

• Supply voltage from 

2.0 V to 2.5 V 

• Supply current: 13 mA in 

receive mode, 28 mA in 

transmit mode 

• Integrated T/R switch 

• Integrated clock 

recovery circuit 

• Fully programmable PLL 

• Digital crystal trimming 

capacity 

Development support 

is provided by Micrel’s 

“MICRFDEV1 Development 

System” as well as 

firmware and documentation. 

The “MICR F 505 

RF Test Bench” software 

which calculates required 

values of the external components 

and configurations 

of internal registers, can be 

downloaded for free from 

the Web. 

The MICR F 505 ships in 

a 5 mm x 5 mm MLF - 

package and costs approx. 

US$ 4.50 when buying 

1.000 pieces. 



Communication and Interface 

IDT Flow-Control Management IDT flow-control management 

Bausteine für das Flow- 

Control Management 

sparen Entwicklungszeit 

und Systemkosten 

für High-Speed 

Applikationen, die 

multiple Datenströme 

verwenden. 

Die Flow-Control 

Management Bausteine 

führen Data-Flow-Control 

und -Management 

Aufgaben aus. Sie enthalten 

Bausteine für 

Multi-Queuing- , 

Multiplexing- und 

Sequential Flow- 

Applikationen. Dabei ist 

jeder Baustein auf gewisse 

Funktionen spezialisiert 

und bietet die 

optimale Mischung aus 

Leistung, Flexibilität, 

Benutzerfreundlichkeit und 

günstiger Kostenstruktur. 

Sie verbinden fortschrittliche 

Sequential- 

und Random Memory 

Technologien von IDT mit 

speziellen Logikfunktionen, 

wie Memory-Controller, 

Multi-Level Queue 

Controller, Multiplexer, 

Demultiplexer, Packet- 

Level Access Controls 

und Taktsteuerungen. 

Durch die Flow-Control 

Management Bausteine 

müssen die kundenspezifischen 

Subsysteme nicht 

mehr definiert, entwickelt, 

modelliert, implementiert, 

verifiziert und getestet 

werden. 

Weil die den Flow-Control- 

Produkten innewohnende 

Logik Steuersignale zu- 

sammenlegt, können einfachere 

FPGAs oder ASICs 

als Controller verwendet 

werden. Dies wiederum 

hilft Kosten sparen. 

Figure 1 

QuadMux Produkte 

Die QuadMux Produkte 

von IDT bieten vier unabhängige 

Ports auf 

einer Seite des Bausteins 

und ermöglichen so leistungsstarkes 

Datenfluss- 

Management. Jeder 

dieser Ports verfügt über 

einen eigenständigen 

Datenspeicher und einen 

einzelnen Bus zu den anderen 

Ports. Dadurch 

können die Daten zwischen 

verschiedenen 

Datenströmen wechseln. 

Mit diesen Flow-Control 

Bausteinen verfügen 

Flow-control 

management devices 

save design time and 

system cost in highspeed 

applications 

that have multiple data 

streams. 

The IDT flow-control 

management building 

blocks perform data-flow 

control and management 

functions and comprise 

devices for Multi-queuing 

, Multiplexing and 

Sequential Flow applications. 

Each type of 

devices are tailored to 

deliver specific functions 

with optimum balances 

of performance, flexibility, 

ease-of-use and 

cost effectiveness. They 

combine advanced IDT 

sequential and random 

memory technologies with 

special logic functions 

such as memory controllers, 

multi-level queue 

controllers, multiplexers, 

demultiplexers, packetlevel 

access controls and 

clock-control circuits. The 

IDT flow-control building 

blocks eliminate the need 

to define, design, model, 

implement, verify and 

test custom subsystem 

designs. The standard 

products can also help to 

save costs substantially 

by simplifying the FPGA 

or ASIC used as a controller, 

since the logic internal 

to Flow Control products 

consolidates control 

signals. 

QuadMux devices 

The IDT QuadMux devices 

enable high performance 

data-flow management by 

providing four independent 

ports on one side of the 

device, each with its own 

data memory block, and 

a single bus on the other, 

thereby allowing data to 

flow between multiple data 

streams. These flow-control 

devices give system 

architects an innovative, 

beneficial way to implement 

both sequential and 

random manipulation of 

input and output data 

using a single, highly integrated 

device. 

The QuadMux flow-control 

devices can be configured 

to deliver multiplexing, 

de-multiplexing or broadcasting 

functionality with 

a total bandwidth of up to


Entwickler über ein innovatives,vorteilhaftes 

Werkzeug, sowohl 

für die sequentielle wie 

auch für die zufallsbedingte 

Beeinflussung 

von Eingangs- und 

Ausgangsdaten. 

Die QuadMux Flow- 

Control Bausteine können 

so konfiguriert werden, 

dass sie verschiedene 

Funktionalitäten 

wie Multiplexing, 

Demultiplexing oder 

Senden mit einer 

Bandbreite von bis zu 

16 Gbps Double Data 

Rate (DDR) ausführen. 

Sie sind somit die 

ideale Lösung für viele 

Kommunikationsanwendungen, 

die Datenstrom- 

Konvergenz und parallele 

Pufferung verschiedener 

Datenpfade benötigen. 

Dazu zählen beispielsweise 

Terabit Router und 

Switches, Applikationen 

zur Datenerfassung und 

Bildbearbeitung sowie 

Base-Station-Routing 

Systeme. 

QuadMux Anwendung: 

Parallele Verarbeitung 

Die neuen Single-Chip 

QuadMux Flow-Control- 

Bausteine von IDT können 

herkömmliche und teurere 

Methoden zum 

Multiplexing multipler 

Datenströme bei verschiedenen 

Datenraten ersetzen. 

So überwachen zum 

Beispiel in der Applikation 

in Bild 1 mehrere Datenerfassungsgeräteverschiedene 

Vorgänge, wie 

Blutdruck, Herzfrequenz, 

Atemfrequenz und 

Sauerstoffgehalt. Jede 

Datenerfassungseinheit 

kann Daten in unterschiedlichen 

Abständen an den 

QuadMux melden. An 

dessen einzigem Ausgang 

verarbeitet ein digitaler 

Signalprozessor (DSP) die 

Daten, die hereinkommen, 

konstant und unabhängig 

vom Dateneingang. 

Früher hätte diese Art der 

parallelen Verarbeitung 

wahrscheinlich einen 

Multiplexer und verschiedene 

ASICs, FPGAs oder 

eine Kombination aus 

Standardlogik und FIFOs 

benötigt. 

Figure 2 

Multi-Queue Produkte 

IDTs Multi-Queue Familie 

bietet Flow-Control ICs 

mit Single Data Rate (SDR) 

oder Double Data Rate 

(DDR). Diese Produkte 

eignen sich bestens für 

Applikationen, die Quality 

of Service (QoS), Daten- 

Differenzierung und 

Pufferung verschiedener 

virtueller Datenströme fordern. 

Dazu zählen beispielsweise 

Terabit Router, 

Multi-Service Switching 

Plattformen und schnurlose 

Basisstationen. Eine 

Multi-Queue Einheit kann 

einen Datenstrom in bis 

zu 32 einzelne Queues 

aufteilen, von denen wiederum 

jede verschiedene 

Prioritäten oder Qualities of 

16 Gbps Double Data Rate 

(DDR). They are ideal solutions 

for many communications 

applications where 

data-stream convergence 

and parallel buffering of 

multiple data paths are 

required, such as terabit 

routers and switches, data 

acquisition and imaging 

applications, and base station 

routing systems. 

QuadMux application: 

Parallel processing 

The new IDT single-chip 

QuadMux flow-control 

devices can replace 

traditional and more 

costly methods of muxing 

multiple data streams at 

different data rates. For 

example, in the application 

in figure 1, multiple data 

acquisition devices are 

simultaneously monitoring 

events such as medical 

blood pressure, heart 

rate, respiratory rate and 

oxygen levels. Each data 

acquisition unit can supply 

data, at its own rate, to the 

QuadMux device. At its 

single output port, a Digital 

Signal Processor (DSP) 

processes data as it is 

made available, at a constant 

rate, independent of 

data input. Previously, this 

type of parallel processing 

application might have 

required a multiplexer 

and multiple Application 

Specific Integrated 

Circuits (ASICs), Field- 

Programmable Gate Arrays 

(FPGAs) or a combination 

of standard logic and 

FIFOs. 

Multi-queue devices 

The IDT Multi-queue 

family of flow-control ICs 

provides Single Data Rate 

(SDR) or Double Data Rate 

(DDR) capabilities. They 

are ideal for applications 

where Quality of Service 

(QoS), data differentiation 

and buffering of multiple 

virtual data streams 

are required, including 

terabit routers, multi-service 

switching platforms 

and wireless base stations. 

One Multi-queue 

device enables a single 

data stream to be distributed 

into as many as 32 

individual queues, each of 

which allows for different 

priorities or qualities 

of service. A version that 

supports four queues with 

DDR allows data rates up 

to 16 Gbps. 

Multi-queue application: 

Packet processing 

The IDT Multi-queue 

devices bring unique 

functionality to system 

architects. For example, 

the packet processing 

application in figure 2 

shows how Ethernet data 

coming into a system can 

be assigned to one of 

several queues, depending 

on the user-defined priority 

of the packet. Each queue 

in the Multi-queue devices 

can represent a differ- 



Service haben kann. Eine 

Version, die vier Queues 

mit DDR unterstützt, ermöglicht 

somit Datenraten 

von bis zu 16 Gbps. 

Multi-Queue Applikation: 

Paketverarbeitung 

Mit den Multi-Queue 

Bausteinen von IDT haben 

Entwickler Zugriff auf einzigartige 

Funktionalität. 

So zeigt zum Beispiel die 

Applikation „Paketverarbeitung“ 

in Bild 2, wie an 

das System übertragene 

Ethernet-Daten einer 

von vielen Queues zugeteilt 

werden können, je 

nach der vom Benutzer 

vergebenen Priorität des 

Pakets. Jede Queue im 

Multi-Queue Baustein kann 

für ein anderes Service- 

Level stehen. Der lokale 

Prozessor kann einen 

Algorithmus nutzen, um 

dringende Pakete zuerst zu 

bearbeiten und so Quality 

of Service (QoS) über 

das gesamte Netzwerk 

gewährleisten. Diese 

Priorisierung kann entweder 

am Eingang oder 

Ausgang eines Systems 

vorgenommen werden, um 

eine schnelle Bearbeitung 

der Pakete sicherzustellen. 

Sequentielle Flow- 

Control Bausteine: 

Durch die nahtlose 

Anbindung an ein externes 

DDR SDRAM bieten 

diese neuen Bauteile leistungsstarkes 

Datenfluss- 

Management. Das 

SDRAM kann bis zu 1Gbit 

Datenmenge sequentiell 

speichern oder übertragen. 

Die SFC Produkte von 

IDT verarbeiten durchgehend 

alle DDR SDRAM- 

Interaktionen und 

unterstützen SDRAM- 

Dichten von 128 oder 

256 Mbit pro Einzelbauteil, 

so dass bis zu vier 

Speicherbausteine an 

jedes SFC-Bauteil angeschlossen 

werden 

können. Benötigt eine 

Applikation mehr als 1 Gbit 

Speicher, können die 

ICs problemlos im Depth 

Expansion Modus konfiguriert 

werden, so dass 

zwei oder mehr Bauteile 

in Kaskadenschaltung angeschlossen 

und somit 

Dichten von mehreren 

Gigabits erreicht werden 

können. Darüber hinaus 

kann jedes SFC-Bauteil 

gleichzeitig Daten in den 

und aus dem SFC-Teil 

sowie in das und aus dem 

externen SRAM verschieben. 

Dies resultiert in höherem 

Datendurchsatz und 

geringerer Latenz. Bisher 

wurde sequentielles High- 

Density Daten-Queuing 

mühsam und zeitaufwändig 

mit „hausgemachten“ 

Halbleiterlösungen verwirklicht; 

oft unter Verwendung 

von teuren ASICs oder 

FPGAs. Verwendet man 

einen SFC-Baustein von 

IDT, können kleinere, 

preisgünstigere FPGAs 

eingesetzt werden. Das 

reduziert nicht nur die 

Kosten, sondern auch 

die Komplexität der 

Systemimplementierung 

und verkürzt Entwicklungszeiten. 

Die SFCs verfügen 

über eine Architektur mit 

unabhängigen Lese- und 

Schreib-Ports und den 

zugehörigen Lese- und 

Schreib-Clocks, die bei 

bis zu 166 MHz synchron 

mit einem Durchsatz von 

6 Gbit/s arbeiten. 

ent level of service. The 

local processor can utilize 

an algorithm to process 

high - priority packets 

first to insure Quality of 

Service (QoS) through the 

network. This prioritization 

can occur on the ingress 

or egress of a system to 

provide high-speed packet 

processing. 

Sequential flow control 

devices: 

These new devices provide 

high-performance data 

flow management by using 

a seamless connection to 

an external DDR SDRAM 

for storing and transferring 

up to 1 Gbit of data in a 

sequential fashion. 

The IDT SFC devices 

seamlessly handle all DDR 

SDRAM interactions, and 

can support SDRAM densities 

of 128 or 256 Mbit for 

a single device, allowing 

up to four memory devices 

to be connected to each 

SFC device. To meet the 

needs of applications 

requiring greater than 

1 Gbit of memory, the ICs 

can easily be configured 

in depth expansion mode 

so two or more devices 

can be cascaded to reach 

multi-gigabit densities. 

Furthermore, each SFC 

device can simultaneously 

move data into and out 

of the SFC part and into 

and out of the external 

SDRAM, thus enabling 

increased data throughput 

and reduced latency. 

Traditionally, high-density 

sequential queuing of 

data involved the use of 

cumbersome and timeconsuming 

“home-grown” 

semiconductor solutions 

including expensive ASICs 

or FPGAs. Implementing 

an IDT SFC device enables 

designers to use a smaller, 

lower cost FPGA, thereby 

reducing the complexity 

and cost of the system implementation 

and shortening 

design time. The 

architecture of the SFC 

devices consists of independent 

read and write 

ports with associated read 

and write clocks operating 

synchronously at up 

to 166 MHz with 6 Gbit/s 

throughput. 


Application Briefs 

High-Speed SERDES im Einsatz 

als Backplane-Bus 

Aufgrund der ständig steigenden 

Integration von 

Funktionen müssen heutige 

Rechnersysteme immer 

mehr Daten in immer kürzerer 

Zeit verarbeiten. 

Die durch die höhere 

Integration bedingte 

höhere Datenrate innerhalb 

eines Systems 

wirkt sich natürlich nicht 

nur auf die Architektur 

der Prozessoren und 

Verarbeitungseinheiten 

aus, sondern auch auf 

die Architektur des 

Gesamtsystems und die 

Backplane. 

In bestehenden Systemen 

werden die Daten meist 

über den ohnehin vorhandenen 

parallelen Bus wie 

z.B. den Cellbus oder den 

PCI-Bus übertragen. Dies 

ermöglicht kosteneffektive 

Lösungen bis hin zu 

Datenraten von mehreren 

hundert Mbits/s. Solche 

Datenraten werden in 

neueren Anlagen jedoch 

oftmals bei weitem übertroffen. 

Mehr und mehr 

Systemhersteller gehen 

heute dazu über, die 

Daten über serielle 

High-Speed Point-to- 

Point Verbindungen zwischen 

den einzelnen 

Verarbeitungseinheiten 

zu übertragen. Manche 

Hersteller verwenden zu 

diesem Zweck wahlweise 

Fast-Ethernet oder 

auch Giga-Bit Ethernet 

Verbindungen. Andere 

Figure 1: Dual-Star Topology 

setzen jedoch verstärkt 

auf die Vorteile, die durch 

die neuen SERDES 

Technologien geboten 

werden. 

Der Einsatz von Ethernet 

basierenden Lösungen 

bietet natürlich Vorteile 

wie hohe Verfügbarkeit, 

Kompatibilität, 

standardisierte 

Figure 2: Fully-Meshed Topology 

High-speed SERDES as backplane-bus 

As the integration of features 

keeps rising, today’s 

computer systems have 

to process more and more 

data in an ever shorter 

period of time. 

The higher data rate within 

the system caused by the 

high degree of integration 

of course does not only 

influence architectures of 

processors and processing 

units but also the architecture 

of the entire system 

and backplane. 

In existing systems data 

transfer is mainly handled 

via the parallel bus as for 

example the Cellbus or 

the PCI bus. This allows 

cost effective solutions 

for data rates of up to 

several hundred Mbits/s. 

In modern systems, such 

data rates are, however, 

often exceeded by far. 

Today system suppliers 

tend to transfer 

data between the individual 

processing units 

via serial high-speed 

point-to-point connections. 

Some suppliers use 

either Fast-Ethernet or 

Giga-Bit Ethernet connections. 

Others, however, 

increasingly bank on the 

advantages offered by new 

SERDES technologies. 

Using Ethernet based 

solutions of course offers 

advantages like high availability, 

compatibility, standardized 

transfer rates and 

transfer protocols as well 

as low prices. But on the 

other hand Ethernet has 

not been developed especially 

for backplane applications. 

Therefore existing 

components do not offer 

features required for backplane 

interfaces. Although 

Ethernet can emulate OAM 

(Operation, Administration 

and Maintenance) features 

for decentralized systems 



Übertragungsraten und 

Übertragungsprotokolle 

sowie geringe Preise. 

Auf der anderen Seite 

wurde Ethernet aber nicht 

speziell für Backplane 

Applikationen entwickelt. 

Existierende Bausteine 

verfügen daher auch nicht 

über die Funktionalitäten, 

die im Einsatz als 

Backplane Interface erforderlich 

sind. OAM 

(Operation, Administration 

and Maintenance) 

Funktionen bei verteilten 

Systemen oder auch 

QoS (Quality of Service) 

Funktionen lassen sich mit 

Ethernet zwar in Software 

oder dedizierter Hardware 

nachbilden, verursachen 

aber erhöhten Aufwand bei 

der Implementierung und 

sind manchmal nur schwer 

realisierbar. 

Ein weiterer, manchmal 

gravierender Nachteil 

sind die festgelegten 

Hardwareschnittstellen 

– sei dies nun MII, RMII, 

GMII, oder auch SMII 

– und die festgelegten 

Übertragungsprotokolle. 

Die Hardwareschnittstellen 

erfordern die entsprechenden 

Interfaces auf 

der Hardwareseite; um 

die Protokolle zu erfüllen, 

müssen die Daten zur 

Übertragung in entsprechende 

IP-Pakete verpackt 

und nach dem Empfang 

wieder entpackt werden. 

Auch hier entsteht insbesondere 

dann zusätzlicher 

Aufwand, wenn die Daten 

von einem ATM Interface 

zur Verfügung gestellt 

werden bzw. wenn keine 

IP-Pakete zu übertragen 

sind. 

Dem gegenüber bieten 

gerade die neueren 

Technologien Vorteile 

durch die höhere 

Integration, die größere 

Funktionalität, die deutlich 

geringeren Systemkosten 

und die damit verbundene 

größere Marktakzeptanz. 

Für die Anwendung erforderliche 

Funktionen oder 

Interfaces lassen sich problemlos 

integrieren. 

Point-to-Point Backplane 

Interface 

Mit dem neuen UB2G5 

Chipsatz bietet Agere 

Systems eine Lösung für 

Point-to-Point Backplane 

Interfaces. Dieser 

Chipsatz besteht bislang 

aus drei Bausteinen, 

die in Kombination alle 

Anforderungen an eine 

protokoll-unabhängige 

High-Speed Backplane 

Lösung abdecken: 

• Der UB2G5-LC: Ein 

Interface Baustein für 

Applikation auf der Line- 

Card 

• Der UB2G5-NP: Ein 

Interface Baustein für 

Applikation auf der 

Uplink-Card 

• Der UB2G5-AG: Ein 

Aggregation Baustein 

für Applikation auf der 

Uplink-Card 

Jeder dieser Bausteine 

verfügt über bis zu acht 

bidirektionale SERDES 

Ports und verwendet 

Pseudo-SONET Framing 

zur Datenübertagung. Der 

Vorteil dieses Framings 

liegt in der zusätzlichen 

Datensicherheit und 

in der sehr hohen 

Benutzerdatenrate. Die 

Ports können wahlweise 

mit einer effektiven 

Benutzerdatenrate von 

2,5Gbps oder 1,25Gbps 

betrieben werden, 

wobei besonders der 

Betrieb bei 1,25Gbps 

äußerst kostengünstige 

und stromsparende 

Lösungen ermöglicht. 

Die SERDES Technologie 

and also QoS (Quality 

of Service) features in 

software or dedicated 

hardware, they cause 

higher operating expenses 

during implementation and 

sometimes are not easy to 

realize. 

Another, sometimes serious 

disadvantage are the 

fixed hardware interfaces 

– be it MII, RMII, GMII, 

or SMII – and the fixed 

transmission protocols. 

The hardware interfaces 

require the corresponding 

interfaces on their 

hardware counterparts; in 

order to fulfill the protocols, 

the data has to be 

packed in corresponding 

IP packages for transmission 

and to be unpacked 

upon receipt. This means 

that additional work has to 

be done, especially when 

the data was provided by 

an ATM interface or when 

no IP packages are to be 

transmitted. 

In contrast to this, the 

newer technologies offer 

several benefits due to 

higher integration, higher 

functionality, significantly 

lower system costs, and 

a thus higher acceptance 

within the market. Features 

or interfaces required for 

the application can easily 

be integrated. 

Point-to-point backplane 

interface 

With its new UB2G5 chip 

set Agere Systems offers 

a solution for point-topoint 

backplane interfaces. 

Currently this chip set 

comprises three components 

which, in combination, 

are able to cover all 

requirements for a highspeed 

backplane solution 

that is independent from 

protocols: 

• UB2G5-LC: Interface 

component for 

applications on the line 

card 

• UB2G5-NP: Interface 

component for 

applications on the 

uplink card 

• UB2G5-AG: Aggregation 

component for 

applications on the 

uplink card 

Each of these components 

offers up to eight bi-directional 

SERDES ports and 

uses Pseudo-SONET framing 

for data transfer. The 

advantage of this framing 

is the additional data security 

and the very high user 

data rate. The ports can 

be operated with an actual 

user data rate of either 

2.5 Gbps or 1.25 Gbps. 

Operation at 1.25 Gbps 

allows especially costeffective 

and low-current 

solutions. The SERDES 

technology is integrated 

in CML (Common Mode 

Logic) and can be operated 

within a voltage range 

of 2.3 V to 5.7 V. 

The UB2G5 components 

allow realization of three 

backplane and network 

topologies: 

• Star topology for lowcost 

systems with a high 

data rate and centric 

switch 

• Dual-star topology for 

redundant systems with 

two centric switches 

(figure. 1) 

• Fully meshed topology 

for low-cost systems 

without centric switch 

(figure. 2)


ist in CML (Common 

Mode Logic) integriert 

und kann innerhalb eines 

Spannungsbereiches von 

2,3V bis 5,7V betrieben 

werden. 

Mit den UB2G5 Bausteinen 

lassen sich drei 

Backplane- und Netzwerk- 

Topologien verwirklichen: 

• eine Star-Topologie, für 

kostengünstige Systeme 

mit hoher Datenrate und 

zentralem Switch 

• eine Dual-Star Topologie 

für redundante Systeme 

mit zwei zentralen 

Switches (Abb. 1) 

• eine Fully-Meshed 

Topologie für 

kostengünstige Systeme 

ohne zentralen Switch 

(Abb. 2) 

Im Folgenden werden die 

besonderen Features und 

Vorteile dieser Bausteine 

anhand von zwei 

Applikationsbeispielen 

– einem redundanten 

DSLAM System und 

einem vollvernetzten 

Industrierechner – erläutert. 

DSLAM Systeme 

Ein DSLAM (Digital 

Subscriber Line Access 

Multiplex) System ist das 

Element eines Kommunikationsnetzwerkes, 

das 

mit den DSL Modems der 

jeweils angeschlossenen 

Anwender kommuniziert 

und die Daten in 

den schnellen Datenpfad 

des übergeordneten 

Netzwerkes multiplext. 

DSLAM Systeme bestehen 

im allgemeinen aus 

mehreren Line-Cards 

und aus einer oder (im 

Falle eines redundan- 

ten Systems) auch zwei 

Uplink-Karten. Auf den 

Line-Cards befinden sich 

die DSL Modems, die mit 

den entsprechenden DSL 

The following text 

describes the special 

features and advantages 

of these components with 

two application examples 

– one redundant DSLAM 

system and one fully 

meshed industrial computer. 

DSLAM systems 

A DSLAM (Digital 

Subscriber Line Access 

Multiplex) system is the 

element of a communication 

network, which communicates 

with the DSL 

modems of the connected 

user and multiplexes the 

data into the fast data 

path of the superordinated 

network. In general 

DSLAM systems consist of 

several line cards and one 

Figure 3: DSLAM Architektur für bis zu 30 Line-Cards / DSLAM architecture for up to 30 line cards. 

or (in case of a redundant 

systems) two uplink cards. 

The line cards accommodate 

the DSL modems 

which communicate with 

the corresponding user 

DSL modems. The uplink 

cards contain communication 

components 

which interface to the 

network. Figure 3 shows 

such a system, in which 

up to eight line cards are 

connected to the switch. 

Commonly used DSL 

modems on the line card 

use UTOPIA-L2 interfaces 

to communicate with the 

UB2G5-LC. 

For applications on the 

Utopia line card the 

UB2G5-LC offers one 8-bit 

microcontroller interface, 

four 8-bit or two 16-bit 

wide UTOPIA-L2 interfaces 

as well as in total 

four independent SERDES 

ports, two for “Work” and 

two for “Protect”. The 

UB2G5-LC connects the 

UTOPIA-L2 interface of the 

DSL modems to the fast 

SERDES backplane interfaces. 

For data transmis- 



Modems der Anwender 

kommunizieren. Auf den 

Uplink-Karten sind die 

Kommunikationsbausteine 

untergebracht, welche die 

Schnittstelle zum Netzwerk 

bilden. Abbildung 3 zeigt 

ein solches System, bei 

dem bis zu acht Line- 

Cards mit dem Switch 

verbunden sind. Gängige 

DSL Modems auf der 

Line-Card verwenden 

UTOPIA-L2 Interfaces zur 

Kommunikation mit dem 

UB2G5-LC. 

Für Applikationen auf der 

Utopia Line-Card verfügt 

der UB2G5-LC über 

ein 8-Bit Mikrocontroller 

Interface, vier 8-Bit oder 

zwei 16-Bit breite UTOPIA- 

L2 Schnittstellen sowie 

insgesamt vier unabhängige 

SERDES Ports, jeweils 

zwei für „Work“ und 

zwei für „Protect“. Der 

UB2G5-LC verbindet die 

UTOPIA-L2 Schnittstellen 

der DSL Modems mit 

den schnellen SERDES 

Backplane Interfaces. Zur 

Datenübertragung werden 

die von der jeweiligen 

Schnittstelle empfangenen 

ATM Zellen in das für 

den Datentransport verwendete 

Zellformat konvertiert. 

Der UB2G5-LC 

implementiert dafür alle zur 

Verwaltung der Eingangs- 

und Ausgangsdaten erforderlichen 

Funktionen. 

Auf der Uplink-Card implementiert 

der UB2G5- 

NP in Kombination mit der 

protokoll-unabhängigen 

Switch-Fabrik PI20-SAX 

oder PI40-SAX eine leistungsfähige 

Lösung für 

den Anschluss von bis zu 

30 Line-Cards. Der PI20- 

SAX bzw. der PI40-SAX ist 

eine Stand-Alone Switch- 

Fabrik mit einer Kapazität 

von 20Gbps bzw. 40Gbps. 

Sowohl der PI20-SAX als 

auch der PI40-SAX verfügen 

über 16 bzw. 32 

serielle 2,5Gbps CML 

SERDES Interfaces mit 

integrierter „Clock-Data- 

Recovery (CDR)“ und integriertem 

Speicher für 

etwa 8000 Zellen. Um eine 

eventuell erforderliche 

höhere Datenrate zu erreichen, 

können auch eine 

beliebige Anzahl dieser 

SERDES Interfaces gebündelt 

werden. Bei dieser 

Bündelung wird sichergestellt, 

dass alle Daten auf 

den Leitungen immer synchron 

sind, und keine Zelle 

eine andere überholen 

kann, wie dies bei Ethernet 

basierenden Lösungen der 

Fall sein kann. 

Der UB2G5-NP verfügt 

über ein 8-Bit Mikrocontroller 

Interface, ein schnelles 

Systeminterface, 

das wahlweise als CSIX 

Interface oder als PosPhy- 

Level3 Schnittstelle konfiguriert 

werden kann, 

sowie acht unabhängige 

SERDES Ports. Der 

UB2G5-NP verbindet den 

Netzwerkprozessor mit 

dem SERDES-basierenden 

Backplane Interface. Auch 

er formatiert alle von den 

jeweiligen Schnittstellen 

empfangenen Daten in das 

zur Datenübertragung erforderliche 

Zellformat und 

übernimmt dabei alle zur 

Verwaltung der Eingangs- 

und Ausgangsdaten erforderlichen 

Funktionen. 

Vollvernetzte 

Rechneranlagen 

Bei vollvernetzten 

Rechneranlagen verfügt 

jede CPU-Karte 

über eine Point-to-Point 

Verbindung zu jeder anderen 

CPU-Karte. Der 

wesentliche Vorteil dieser 

Konfiguration ist die inhärente 

Redundanz, die dar- 

sion the ATM cells received 

by the corresponding interface 

are converted into the 

cell format used for data 

transport. In order to do 

so, the UB2G5-LC implements 

all features required 

for managing input and 

output data. 

On the uplink card the 

UB2G5-NP in cooperation 

with the switch factory 

PI20-SAX or PI40-SAX 

implements a powerful 

solution for connecting 

up to 30 line cards. Both, 

the PI20-SAX and the 

PI40-SAX are a standalone 

switch factory with 

a capacity of 20 Gbps and 

40 Gbps. The PI20-SAX 

as well as the PI40-SAX 

provide more than 16 or 

32 serial 2,5 Gbps CML 

SERDES interfaces with 

integrated “Clock-Data- 

Recovery (CDR)” and 

integrated memory for 

approximately 8000 cells. 

In order to achieve a probably 

required higher data 

rate, you can bundle any 

desired number of these 

SERDES interfaces. This 

bundling guarantees that 

all data on the lines is 

always synchronized and 

that no cell can overtake 

another one, as it can 

happen in Ethernet based 

solutions. 

The UB2G5-NP is 

equipped with an 8-bit 

microcontroller interface, 

a fast system interface 

which can either be 

configured as CSIX or as 

PosPhy-Level3 interface, 

as well as eight independent 

SERDES ports. The 

UB2G5-NP connects the 

network processor to the 

SERDES based backplane 

interface. It also transforms 

all data received from the 

corresponding interface 

to the cell format required 

for data transmission and 

takes over all features 

required for managing 

input and output data. 

Fully meshed computer 

systems 

In fully meshed computer 

systems each CPU card is 

point-to-point connected 

to each of the other CPU 

cards. The significant 

advantage of this configuration 

is its inherent redundancy 

which in addition 

works without a centralized 

switch. You can remove 

any of the CPU cards 

from the system at any 

time without influencing 

the remaining cards. Such 

system configurations are 

used when the system has 

to be highly available but 

the number of CPU cards 

is limited from the outset. 

Due to the uniform cell 

format used by the three 

components UB2G5-AG, 

-LC and –NP, any of them 

can communicate with 

the UB2G5-AG. This fact 

allows you to build up fully 

meshed configurations 

with up to nine CPU cards. 

The CPU cards can either 

implement the connection 

to a centralized data 

base server or to a data 

transmission network or 

serve as a computer for 

customer applications. 

Distributed systems 

Scaleable systems 

sometimes require that 

the individual CPU cards 

are housed in different 

packages; for example 

if a single chassis is not 

able to accommodate the 

required number of cards 

or if certain features have 

to be mounted displacedly 

from the intrinsic computer 

in a certain environ-


über hinaus ohne einen 

zentralen Switch auskommt. 

Jede CPU-Karte 

kann zu jedem Zeitpunkt 

aus dem System entfernt 

werden, ohne die Funktion 

der anderen Karten zu 

beeinflussen. Solche 

Systemkonfigurationen 

kommen dann zum 

Einsatz, wenn eine hohe 

Verfügbarkeit des Systems 

erforderlich und die Anzahl 

der CPU-Karten von 

vorneherein begrenzt ist. 

Aufgrund des einheitlichen 

Zellformates, das die drei 

Bausteine UB2G5-AG, -LC 

und -NP verwenden, kann 

jeder dieser Bausteine mit 

dem UB2G5-AG kommunizieren. 

Dadurch 

lassen sich vollvernetzte 

Konfigurationen mit 

bis zu neun CPU-Karten 

aufbauen. Die CPU- 

Karten können wahlweise 

den Anschluss zu einem 

zentralen Datenbank- 

Server oder zu einem 

Datenübertragungsnetz 

implementieren, 

oder als Rechner für 

Kundenanwendungen 

dienen. 

Verteilte Systeme 

In skalierbaren Systemen 

ist es manchmal erforderlich, 

die einzelnen CPU- 

Karten in verschiedenen 

Gehäusen unterzubringen. 

Wenn beispielsweise 

ein einzelnes Chassis 

die erforderliche Anzahl 

von Karten nicht aufnehmen 

kann oder wenn 

bestimmte Funktionen abgesetzt 

vom eigentlichen 

Figure 4: Blockdiagramm des UB2G5 / UB2G5 block diagram 

Rechner in einer bestimmten 

Umgebung (z.B. einer 

Fertigungsanlage) angebracht 

werden müssen. 

Auch solche Architekturen 

unterstützt der UB2G5 

Chipsatz. Über Infiniband 

Kabel können die einzelnen 

SERDES Signale Distanzen 

von bis zu 17 Meter zwischen 

den einzelnen 

ment (e.g. in a production 

plant). The UB2G5 chip 

set also supports such 

architectures. The individual 

SERDES signals 

can bridge distances of 

up to 17 meters between 

the individual cards using 

Infiniband cable. This fact 

simplifies the design and 

configuration of systems 

that are spread over two or 

more chassis. 

But the chip set offers 

even more possibilities to 

distribute the computer 

card to several packages. 

In distributed systems you 

sometimes have to bridge 

distances from some 

hundred meters up to 

several kilometers between 

the remote and the central 

system. In such cases you 

often needed expensive 

and complex architectures. 

The UB2G5 offers 

a cost-effective scalable 

solution. The CML signals 

of the individual UB2G5 

components can be connected 

to the I/O signals 

of optical transmitters 

directly. This allows bridging 

the distance between 

line card and uplink card 

using an optical transmitter 

(figure 4). 

Within distributed systems 

secure data transmission 

is of utmost importance. 

Data may not be changed 

or even lost on its way 

between devices, as it may 

happen with IP packages. 

In order to guarantee high 

data security, UB2G5 components 

are equipped with 

back-pressure features. 

These allow the recipient 

to tell the sender that at 

the moment no more data 

can be processed. This 

feature is especially important 

for star or dual-star 

configurations, in which a 

centralized switch can be 

temporarily overloaded. 



Karten überbrücken. Dies 

vereinfacht den Aufbau 

und die Konfiguration von 

Systemen, die sich über 

zwei oder mehrere Chassis 

verteilen. 

Der Chipsatz bietet 

jedoch noch weitere 

Möglichkeiten, die 

Rechnerkarten auf mehrere 

Gehäuse zu verteilen. 

In verteilten Systemen ist 

es manchmal erforderlich, 

Strecken von mehreren 

hundert Metern bis zu einigen 

Kilometern zwischen 

dem Remote-System 

und dem Zentralsystem 

zu überbrücken. In solchen 

Fällen wurden oftmals 

teure und aufwändige 

Architekturen benötigt. Der 

UB2G5 Chipsatz ermöglicht 

auch hier eine kostengünstige 

und skalierbare 

Lösung. Die CML Signale 

der einzelnen UB2G5 

Bausteine können unmittelbar 

mit den I/O Signalen 

von optischen Übertragern 

verbunden werden. Somit 

kann die Strecke zwischen 

der Line-Card und 

der Uplink-Card unter 

Verwendung eines optischen 

Übertragers überbrückt 

werden (Abb.5). 

Bei verteilten Systemen 

kommt der sicheren 

Datenübertragung eine 

besondere Bedeutung 

zu. Daten dürfen auf der 

Übertragungsstrecke nicht 

verfälscht werden oder gar 

verloren gehen, wie dies 

bei IP-Paketen passieren 

kann. Um eine möglichst 

hohe Datensicherheit zu 

gewährleisten, verfügen 

die UB2G5 Bausteine über 

Back-Pressure-Funktionen. 

Mit deren Hilfe kann der 

Empfänger dem Absender 

der Daten mitteilen, dass 

im Moment keine weiteren 

Daten verarbeitet werden 

können. Diese Funktion ist 

insbesondere für Star- oder 

Dual-Star Konfigurationen 

wichtig, bei denen ein zentraler 

Switch kurzzeitig 

überlastet sein kann. 

Bei verteilten 

Systemen muss der 

Zentralrechner für OAM 

Aufgaben oder auch für 

Testzwecke Steuer- und 

Konfigurationsdaten an 

den Remote-Rechner 

übertragen. Für diesen 

Datenaustausch verfügt 

der UB2G5 über einen 

speziellen Datenpfad, der 

es dem Host-Controller ermöglicht, 

jedem Controller 

In distributed systems 

the host system has 

to transmit control and 

configuration data to the 

remote computer for OAM 

tasks or testing purposes. 

Figure 5: Verteilte Rechnerarchitektur bei der eine Messeinheit 

mit dem Zentralrechner über einen optischen Link verbunden 

ist. 

Distributed computer architecture in which a measuring unit is 

linked to the host via optical link. 

Figure 6 

The UB2G5 owns a special 

data path which enables 

the host controller to send 

data and commands to 

each controller on the line 

card. The cells that are 

to be transmitted by the 

microcontroller are fed into 

the normal data stream 

by the UB2G5 and then 

transmitted. The recipient 

UB2G5 extracts those 

dates and feeds them into 

the microprocessor (see 

figure 6). 

Another feature, primarily 

easing system test and 

integration, is the UB2G5’s 

loop-back feature. This 

loop-back allows implementation 

of tests to determine 

the data integrity. 

ATM cells can be returned 

to sender directly from the 

UTOPIA interface. At the 

sender they are checked 

for correctness. But also 

the Pseudo SONET packages 

of the backplane 

signals can be returned to 

sender, where their integrity 

will be checked. 

Integrating the UB2G5 

chip set into a system 

might require a complete 

re-design of all CPU or I/O 

cards within this system. 

Also the corresponding 

system software has to 

be adjusted to this new 

architecture. The great 

benefit, however, is that 

afterwards you will have a 

fully scaleable architecture 

at your disposal. Limits set 

by parallel busses or packages 

will have vanished. 

Unfortunately this also 

requires a considerable 

investment in software 

development and integration. 

To support customers 

and to minimize 

these investments, Agere 

provides software routines 

and C-Code. In most 

cases these routines can 

be adopted as they stand 

and only have to be tested 

for correct functions within 

the new system. 

Switched architectures 

that are implemented using 

protocol independent 

switches offer quite some 

advantages. They can be 

designed and enhanced at 

very little cost. Drivers and


auf der Line-Card 

Daten und Kommandos 

zu senden. Die vom 

Mikrocontroller zu übertragenden 

Zellen werden vom 

UB2G5 in den normalen 

Datenstrom eingeschleust 

und mit diesem übertragen. 

Der UB2G5 auf der 

Empfangsseite extrahiert 

diese Daten und leitet sie 

dem Mikroprozessor zu (s. 

Abb. 6). 

Eine weitere Funktion, 

die primär das Testen 

und die Integration eines 

Systems erleichtert, ist 

die Loop-back Funktion 

des UB2G5. Mit Hilfe 

dieses Loop-back können 

Tests zur Ermittlung der 

Datenintegrität durchgeführt 

werden. So können 

ATM Zellen unmittelbar 

am UTOPIA Interface 

wieder zum Sender zurück 

gesendet und dort auf 

Korrektheit überprüft 

werden. Aber auch die 

Pseudo-SONET Pakete der 

Backplane Signale können 

zum Test wieder zum 

Sender zurückgesandt 

werden, wo dann ihre 

Integrität überprüft wird. 

Die Integration des UB2G5 

Chipsatzes in ein System 

erfordert unter Umständen 

eine komplettes Re-Design 

aller CPU- oder I/O-Karten 

in diesem System. Auch 

muss die entsprechende 

Systemsoftware dieser 

neuen Architektur angepasst 

werden. Der Vorteil 

ist, dass man anschließend 

eine vollständig skalierbare 

Architektur zur Verfügung 

hat. Die vorher durch die 

parallelen Busse gesetzten 

Grenzen sind ebenso 

beseitigt wie die durch das 

verwendete Gehäuse gesetzten. 

Leider bedeutet dies 

auch einen nicht unerheblichen 

Aufwand an 

Software-Entwicklung 

und -Integration. Um den 

Kunden zu unterstützen 

und diesen Aufwand zu 

minimieren, stellt Agere 

Software Routinen und C- 

Code zur Verfügung. Diese 

Routinen können in den 

meisten Fällen unverändert 

übernommen werden und 

müssen im neuen System 

lediglich auf Funktionalität 

getestet werden. 

Switched Architekturen, 

die mit Hilfe protokollunabhängiger 

Switches 

implementiert werden, 

verfügen über wesentliche 

Vorteile. Sie lassen 

sich sehr kosteneffektiv 

entwickeln und weiterentwickeln. 

Treiber 

und Software lassen sich 

in den verschiedenen 

Systemkonfigurationen 

immer wieder verwenden, 

Neuentwicklungen 

entfallen fast vollständig. 

Switched Architekturen 

lassen sich sehr leicht 

skalieren und auch neue 

Protokolle können problemlos 

in bereits bestehende 

Systeme integriert 

werden. So kann der 

Endkunde seine früheren 

Investitionen sichern, ohne 

auf neue Entwicklungen 

am Markt verzichten zu 

müssen. 

Autor: Peter Furtner, MAE 

Spoerle und Sasco 

software can be reused 

throughout the different 

system configurations, 

there is nearly no need for 

new designs. Switched 

architectures are also 

easily scaleable and new 

protocols can be integrated 

into new systems 

at no effort. This enables 

customers to safeguard 

existing investments 

without abstaining from 

introducing new designs to 

the market. 

Author: Peter Furtner, MAE 

Spoerle and Sasco 




Errata Application Brief „24 PWMs 

in nur einem PsoC“ 

Wie Sie vielleicht bemerkt 

haben, haben 

sich im Application Brief 

„24 Hardware PWMs 

in nur einem PSoC” 

(TNT 1 / 2004) zwei 

Tippfehler eingeschlichen. 

Natürlich ist es uns sehr 

wichtig, Sie genau zu informieren. 

Deshalb finden Sie 

hier die korrekten Werte: 

In der Erklärung zu 

Bild 8 heißt es, dass 

jeder vollständige 

Konfigurationszyklus 

6,44 µs dauert. Richtig 

wäre 6,44 ms, was dann 

auch zu dem korrekten 

Wert von 155 Hz für 

den gesamten Zyklus 

führt. Die dynamische 

Neukonfigurierung dauert 

0,59 ms, nicht 0,59 µs. 

Darüber hinaus sollten Sie 

wissen, dass Cypress eine 

neue PSoC-Familie auf 

den Markt gebracht hat, 

die bei einem niedrigeren 

Preis höhere Leistung 

bietet. Diese Familie umfasst 

folgende Produkte: 

CY8C27xxx, CY8C24xxx 

und CY8C22xxx. Wenn 

diese Produkte in der 

im Application Brief beschriebenen 

Anwendung 

eingesetzt werden, kann 

die PWM Frequenz auf 

einen Wert zwischen 

24 MHz und 6 kHz gesetzt 

werden. Dies führt 

dann zu einer entsprechend 

höheren oder niedrigeren 

Frequenz der 

Neukonfiguration (2,48 kHz 

– 0,6 Hz). Außerdem 

stehen den Benutzer mehr 

Microcontroller MIPS zur 

Verfügung. 

Wenn Sie an diesen neuen 

Produkten oder an einer 

korrigierten Vollversion des 

Application Briefs interessiert 

sind, kreuzen Sie 

einfach die Kennziffer 02/ 

04/13 auf dem Faxback- 

Formular an und senden 

Sie dieses an uns zurück. 

Errata application brief “24 PWMs 

in a single PSoC” 

As you may have noticed, 

there were two typos 

in the application brief 

“24 Hardware PWMs 

in a single PSoC” of 

TNT 1 / 2004. Since we put 

accuracy very high in our 

values, we hereby correct 

these: 

In the explanation of 

figure 8 we state that a 

full configuration cycle 

takes 6.44 µs. This should 

be 6.44 ms, which results 

in a correct 155 Hz total 

refresh frequency. The 

time required for dynamic 

reconfiguration is 0.59 ms 

instead of 0.59 µs. 

We also want to inform 

you that a new family of 

PSoC devices is currently 

available featuring 

lower cost and higher 

performance. These 

families are designated: 

CY8C27xxx, CY8C24xxx 

and CY8C22xxx. When 

using these devices with 

the application brief, the 

PWM frequency can be set 

between 24 MHz - 6 kHz, 

resulting in a higher or 

lower total refresh frequency 

(2.48 kHz - 0.6 Hz). 

It also results in a higher 

amount of user available 

microcontroller MIPS. 

When interested in these 

devices or in the updated 

version of the application 

brief, please tick bingo 

card nr 02/04/13. 


„Berlin, Berlin ... dein Herz kennt 

keine Mauern“ 

SASCO Berlin 

Was prägt eine Stadt? 

Wodurch erhält sie ihr 

unverwechselbares 

Gesicht? Was vermittelt 

ihre Identität? 

Die folgenden Bilder und 

Beschreibungen bieten 

Das Brandenburger 

Tor ist das Wahrzeichen 

Berlins. Der dreißig 

Jahre lang vermauerte 

Haupteingang der Stadt 

war ein in aller Welt 

bekanntes Symbol für 

die Teilung der Stadt und 

die Teilung der Welt in 

zwei Machtblöcke. Das 

heutige internationale 

Publikum am Pariser Platz 

möchte diesen wichtigen 

Zugang wieder erleben 

und die lang verwehrte 

Freiheit genießen, dieses 

großartige Kunstwerk zu 

durchschreiten und es von 

nahem zu bestaunen. 

Die Siegessäule wurde 

erbaut, um den militärischen 

Erfolg Preußens 

über Dänemark zu feiern. 

Im Jahre 1938 wurde 

die Siegessäule - die bis 

dahin vor dem Reichstag 

stand - an ihren heutigen 

Standort in der Mitte des 

Tiergartens umgesetzt. 

Die Siegessäule hat eine 

Höhe von 61,5m und bietet 

eine herrliche Aussicht 

auf Berlin. Die Spitze der 

Siegessäule wird von einer 

Statue der Siegesgöttin 

Viktoria geschmückt. Diese 

wurde von F. Drake nach 

dem Modell seiner Tochter 

Margarethe geschaffen 

und wiegt eindrucksvolle 

35 Tonnen. 

SASCO Information & News 

einen kleinen Einblick in 

die deutsche Hauptstadt. 

Die Kollegen von SASCO 

Berlin sind stolz darauf, 

sich und ihre Stadt hier 

vorstellen zu dürfen. 

Gebaut wurde es als das 

vornehmste einer Reihe 

von Stadttoren, die am 

Ende des 18. Jahrhunderts 

die Passagen durch eine 

die Stadt umgebende 

Zollmauer bildeten. 

„Berlin, Berlin ... thy heart knows 

no walls” 

SASCO Berlin 

What forms a city ? What 

makes up its unique 

character? What conveys 

its identity? 

The following pictures and 

descriptions offer a brief 

The Brandenburg Gate is 

the landmark of Berlin. The 

main entrance to the city, 

surrounded by the wall for 

thirty years, was known 

throughout the world as 

a symbol for the division 

insight into the German 

capital. 

The colleagues of SASCO 

Berlin are proud to 

introduce their city and 

themselves. 

of the city and for the 

division of the world into 

two power blocks. Today‘s 

international visitors to 

Pariser Platz come to 

re-experience this first 

gateway to the city, and 

to enjoy the long-denied 

freedom to walk through 

this magnificent work of art 

and look at it up close. It 

was built as the grandest 

of a series of city gates 

constituting the passages 

through the customs wall 

encircling the city at the 

end of the eighteenth 

century. 

The Victory Column was 

constructed to celebrate 

the military successes of 

Prussia over Denmark. In 

1938 it was moved from 

its place in front of the 

Reichstag to the center of 

Tiergarten where it stands 

today. 

The Victory Column is 

61.5m high and provides 

excellent views of Berlin 

from the center of 

Tiergarten. The statue 

of the victory goddess 

Viktoria that stands on top 

of the Victory Column was 

created by F. Drake after 

the model of his daughter 

Margarethe and weighs an 

impressive 35 tones. 


Schloss Charlottenburg 

wurde im Jahre 1695 von 

Königin Sophie Charlotte in 

Auftrag gegeben. Der eindrucksvolle 

Palast diente 

einst als Sommerresidenz 

für die Königin. Die wundervollen 

Gärten und zahlreichen, 

romantischen 

Gemälde lassen erahnen, 

warum er bei den deutschen 

Königen so beliebt 

war. Heute ist das Schloss 

der Öffentlichkeit zugänglich 

und eine der touristischen 

Hauptattraktionen. 

Besucher können die 



Gärten besichtigen und 

im Inneren des Schlosses 

die vielen interessanten 

Arbeiten deutscher romantischer 

Künstler bewundern. 

Das SASCO-Hauptstadt-Team: 

Silvia Arndt 

Funktion: ISA 

Bei SASCO seit 1995 

Hobby: Fitness 

Function: ISA 

Joined SASCO in 1995 

Hobby: Fitness 

Rainer Reiche 

Funktion: FSE 


Hobby: Klassische Musik 

Function: FSE 


Hobby: Classical music 

Berlins Bürgermeister: 

Klaus Wowereit. 

Allseits bekannt mit dem 

Spruch: 

„Und das ist gut so“ 

Funktion: ASM 


Hobby: Tennis 

Werner Goldberg 

The castle Schloss 

Charlottenburg was 

commissioned in 1695 by 

Queen Sophie Charlotte. 

This amazing palace 

was once a summer 

Mayor of Berlin: 

Klaus Wowereit 

Known everywhere with his 

slogan: 

“und das ist gut so”, 

meaning “and that’s fine” 

The SASCO-capital-team: 

Function: ASM 


Hobby: Tennis 

residence for the Queen; 

with its beautiful gardens 

and numerous romantic 

paintings it is easy to 

see why it was popular 

with German royalty. The 

palace is now open to 

the public and is a major 

tourist attraction. Visitors 

can tour the gardens and 

palace and enjoy the many 

interesting works of art by 

German Romantic artists. 

Kerstin Berg 

Funktion: ISA 


Hobby: Sporttauchen 

Function: ISA 


Hobby: Scuba diving 

Michael Hartmann 

Funktion: FSE 


Hobby: Sporttauchen 

Function: FSE 


Hobby: Scuba diving

Agilent ehrt SASCO 

mit Performance Excellence 

Award 2003 

Während einer Feierstunde 

bei SASCO München 

am 22. Januar 2004, 

wurde SASCO von Derek 

Tibbitts, Director of 

European Distribution mit 

dem Agilent Performance 

Excellence Award 2003 

ausgezeichnet. 

Derek Tibbitts stellte fest: 

„In einem Jahr, in dem 

die Halbleiter-Industrie 

einen nie gekannten 

Abwärtstrend zu verzeichnen 

hat, hat das SASCO 

Team Resultate erreicht, 

die im wahrsten Sinne 

des Wortes herausragend 

sind. Agilent dankt 

nicht nur für das erreichte 

Ergebnis, sondern auch für 

den Fokus, die Dedication 

und die hervorragende 

Zusammenarbeit mit dem 

gesamten Agilent Team 

zum Wohle der gemeinsamen 

Kundenbasis.“ 

Michael J. Knappmann, 

Managing Director SASCO, 

bedankte sich für den 

Award und betonte, dass 

die enge Zusammenarbeit 


zwischen SASCO und 

Agilent die Basis des gemeinsamen 

Erfolges über 

die vergangenen Jahre sei 

und äußerte gleichzeitig 

den Wunsch, auf der Basis 

dieser engen Kooperation 

auch die Herausforderung 

der nächsten Jahre erfolgreich 

zu gestalten. 

Agilent honors SASCO with 

Performance Excellence 

Award 2003 

During the Award celebration 

held at the SASCO 

Munich premises on 22nd 

January, 2004, SASCO 

was honored with the 

Agilent Performance 

Excellence Award 2003 

handed over by Derek 

Tibbitts, Director of 

European Distribution. 

From left to right 

Dominik Scheible, Agilent Channel Marketing Engineer 

Christa Dötzkirchner, SASCO Product Manager Agilent 

Claudia Eder, SASCO Product Manager Agilent 

Massimo Belotti, Agilent Distribution Program Manager 

Markus Schöfferle, Agilent Business Support Manager 

Peter Lober, SASCO FAE Optoelectronic 

Nikolaus Rack, SASCO Line Manager 

Harald Thomas, SASCO Business Development Manager 

Michael J. Knappmann, SASCO Managing Director 

Gerhard Krug, Agilent Distribution Program Manager 

Klaus Maier, SASCO Marketing Group Manager 

Derek Tibbitts, Agilent Distribution Channel Manager Europe 

Michael Hettrich, SASCO Marketing Group Manager 

Steffi Kircher, Agilent Channel Response Center Manager 

Derek Tibbitts emphasized: 

“Again the SASCO team 

reached results that are 

outstanding in the true 

sense of the word, especially 

in a year in which the 

semiconductor industry 

has experienced a downswing 

never known before. 

We would like to thank the 

entire team not only for the 

result they achieved, but 

for their focus, their enthusiasm, 

their dedication and 

the great cooperation with 

the entire Agilent team to 

the benefit of our customers.” 


Managing Director SASCO, 

declared that the close 

cooperation between 

SASCO and Agilent formed 

the basis for the common 

success throughout the 

years and at the same time 

expressed his firm wish 

to also jointly and successfully 

stand up to the 

challenges brought about 

by the years to come. 


SASCO von Cypress 

ausgezeichnet 

Am Mittwoch, den 18. 

Februar 2004 erhielt 

SASCO von Cypress 

die Auszeichnung „Best 

Distributor in Sales for 

Central Europe”. Während 

einer Feierstunde bei 

SASCO in Putzbrunn 

wurde der Award von 

Dave Airel, Cypress Global 

Account Manager Arrow, 

überreicht. Dieser hatte 

nur eine Bitte an SASCO: 

„Bitte macht mit dieser 

hervorragenden Leistung 

weiter wie bisher. Wir sind 

froh einen starken Partner 

wie SASCO an unserer 

Seite zu wissen.“ 


Managing Director SASCO 

und Vice President betonte: 

„Wir sind richtig stolz 

darauf, dass wir uns den 

AISI So wie ich das sehe 

CUL8R bis später 

FYI Zur Information 

Oz Australien ( aus dem ame 

Kinderbuch „The Wizard o 

WE Wochenende 

FTL Schnell wie der Blitz 



ersten Platz im zentraleuropäischen 

Cypress- 

Netzwerk zurückerobert 

haben und werden alles 

tun, um diese Position zu 

verteidigen.” 

SASCO honored by Cypress 

On Wednesday, 18th 

February, 2004, SASCO 

was awarded as “Best 

Distributor in Sales for 

Central Europe”. During 

a celebration ceremony 

at SASCO Munich the 

From left to right: 

Birgit Ziegler, Distribution Manager Central Europe Active Comp 

Dave Airel, Cypress Global Account Manager Arrow 


Richard Austen, Cypress Europe Account Manager Arrow 

Guido Weigelt, SASCO Line Manager Cypress 

AISI As I See It 

CUL8R See You Later 

FYI For Your Information 

award was handed over by 

Dave Airel, Cypress Global 

Account Manager Arrow, 

who had only one pledge: 

“Please continue this outstanding 

performance. We 

are happy to have a strong 

partner like SASCO at our 

side.” 


Managing Director SASCO 

and Vice President stated: 

“We are more than glad 

that we re-conquered our 

No. 1 position within the 

Cypress network in Central 

Europe and will do everything 

possible to defend 

this leadership.” 

z Australia ( from the American fairy tale 

„ The Wizard of Oz „ ) 

E Weekend 

TL Faster than light

Der Zahn, der Zeit spart ! 

Kleine Erfindungen die unsere Welt 

verändern – Der Reißverschluss 

Er ist fast überall zu finden, 

macht unser Leben einfacher, 

und doch nehmen wir 

ihn gar nicht mehr bewusst 

war – den Reißverschluss. 

Die ursprüngliche Idee 

stammt von Elias Howe, 

der eine Reihe von 

Klammern mit einer Kordel 

verband und auf Rippen 

laufen lies. 1851 meldete 

er seine Erfindung in 

Amerika zum Patent an, 

dieses wurde jedoch niemals 

umgesetzt. Anders 

erging es da Whitecomp 

L. Judson aus Chicago, 

der den ersten wirklich 

funktionierenden 

Reißverschluss eigentlich 

aus Faulheit erfand. Ihm 

war es einfach zu umständlich 

seine Schuhe 

zubinden. So entwickelte 

er zwei Metallketten 

mit Schiebeverschluss, 

die man zusammenziehen 

konnte und lies diesen 

„Klemmöffner und -schließer 

für Schuhe“ 1893 zur 

Weltausstellung in Chicago 

patentieren. 

Erste kommerzielle Erfolge 

erzielte Judson, als der 

US-Oberst Lewis Walker 

eine Firma gründete, die 

sich nur auf die Produktion 

von Reißverschlüssen spezialisierte. 

Das Problem 

war nur, dass die damaligen 

Produkte noch leicht 

aufgingen, und auch das 

verbesserte Modell „C- 

Curity“, das 1902 auf 

den Markt kam, fand nur 

wenig Anklang. Auch die 

Eroberung der europäischen 

Märkte ging nicht 

problemlos vonstatten. 

Anders als die amerika- 


nischen Frauen empfanden 

die Französinnen 

das Accessoire als hässlich 

und plump. Der neue 

Verschluss wurde also 

nur noch für Zelte oder 

Postsäcke verwendet. 

In Amerika gelang Judson 

und Walker schließlich 

der Durchbruch. 

Der Schwede Gideon 

Sundback beschäftigte 

sich ein Jahr lang 

mit der Funktionsweise 

des Reißerschlusses. 

Mit Erfolg: seine 

Weiterentwicklung wurde 

zum heute noch gebräuchlichen 

System. 

Der erste Massenartikel 

war ein Geldbeutel mit 

Reißverschluss. Ihm 

folgten – rechtzeitig 

zum Beginn des ersten 

Weltkriegs - wetterfeste 

Anzüge für Marinelotsen. 

Die Zivilbevölkerung hingegen 

kam erst nach dem 

Krieg in den Genuss dieser 

neuen Erfindung. Da diese 

vor allem bei enganliegenden 

Kleidungsstücken 

Knöpfen und Hakenverschlüssen 

überlegen 

war, verbreitete er sich 

nach dem Krieg auch in 

Europa recht schnell. In 

England gab es ab 1927 

die ersten Sportanzüge, 

europaweit ab 1935 die 

ersten Herrenhosen mit 

Reißverschluss. Zum 

beliebten Accessoire 

wurde er, als ihn Elsa 

Schiaparelli in Paris in die 

Haute Couture einführte. 

Allein Deutschland 

produziert heute jährlich 

etwa 70 Millionen Meter 

Reißverschluss. 

The tooth of time savings ! 

Little inventions that changed our 

world – the zipper 

You can find it nearly everywhere, 

it makes our life 

much easier, and yet we 

rarely are aware of it – the 

zipper. 

The idea was originally 

developed by Elias Howe, 

who connected a series 

of cranks with a cord and 

made it run on splines. 

In 1851 he applied for a 

patent in the US, which, 

however, has never been 

used. Things changed 

when Whitecomp L. 

Judson from Chicago 

invented the first real 

working zipper because 

he was too lazy to tie his 

shoes. He developed two 

metal chains with a slide 

closure and patented his 

“clasp opener and locker 

for shoes” in 1893 on the 

occasion of Chicago’s 

World Fair. 

First commercial success 

came when US Colonel 

Lewis Walker founded a 

company which specialized 

in producing zip fasteners. 

The only problem 

was that zippers of that 

time didn’t fasten securely, 

and the improved model 

“C-Curity”, which entered 

the market in 1902, didn’t 

find much favor with the 

consumers. Also conquering 

the European markets 

was quite a problem. 

Unlike American women 

the French considered the 

accessory to be ugly and 

coarse. The new fasteners 

were thus only used for 

tents and mailbags. 

In America Judson and 

Walker finally achieved a 

breakthrough. The Swede 

Gideon dealt with the function 

principle of the zipper 

for an entire year. And not 

in vain: his advancements 

resulted in the product still 

in use today. 

The first mass production 

product was a purse with 

zipper. It was followed 

by weather-proof suits 

for marine pilots – just 

in time for the first world 

war; whereas the civilian 

population couldn’t 

enjoy this new invention 

before the end of the war. 

As it outmatched buttons 

and hook closures 

especially with formfitting 

garments, it also spread 

quickly throughout postwar 

Europe. In England the first 

sports suits with zippers 

were sold in 1927, the first 

zipper-closed trousers for 

men became available 

European-wide in 1935. It 

became a popular accessory 

when Elsa Schiaparelli 

introduced it to the Haute 

Couture in Paris. Today 

Germany alone produces 

approximately 70 million 

meters of zippers per year. 


Tonfunk – Ihr leistungsstarker Partner in 

der Elektronikentwicklung 

Wir 

- übernehmen die Entwicklungsleistung für Sie 

- fertigen Prototypen 

- realisieren Zulassungsprüfungen nach VDA 6.X 

- führen Ihre Produkte innerhalb kürzester Zeit zur Serienproduktion 

In der Zusammenarbeit mit wichtigen Kunden 

wie Philips Medical Systems Hamburg, 

Wabco Fahrzeugbremsen Hannover, Bosch / 

Blaupunkt Hildesheim, 

Bernstein Sensortechnik Bückeburg entwickelte 

sich Tonfunk zu einem flexiblen 

und leistungsstarken Dienstleister 

in der Elektronikindustrie. 

- bestücken Ihre Leiterplatten und Folien über Siemens Siplace – Linien und Schutzgas-Reflow- 

Lötanlage und Selektivlötanlagen 

- prüfen über optisch-automatische-Inspektionssysteme (AOI) und Prüfrechner (ICT und FKT) 

- bringen Schutzlackierungen auf 

- vergießen mit PU und Epoxid 

- führen Laserabgleiche durch 

- programmieren für Sie 

- führen Klimaprüfungen durch 

- optimieren Ihre Schaltung 

um Ihren Erfolg auf dem Markt zu sichern. 

www.tonfunk.de 

Tonfunk GmbH 

Anger 20 

D - 06463 Ermsleben 

Tel: +49 (0) 34 74 35 00 


Automotive eingebettet in die 

Embedded World 

Das Thema „Automotive“ 

war dieses Jahr ein 

Schwerpunkt der 

Embedded World, die 

vom 17. bis 19. Februar 

in Nürnberg stattfand. 

In der neuen Experience 

Area Automotive konnten 

die Besucher embedded- 

Technologien einmal hautnah 

im Einsatz erleben und 

dabei erfahren, wie diese 

das Fahrerlebnis angenehmer 

und sicherer machen. 

Auch SASCO widmete 

einen Teil seines 

Messestandes dem 

Thema „Automotive“. Der 

von SASCO gesponsorte 

Formel-Renault Fahrer 

Marcel Engels war nebst 

Wagen und Team angereist, 

um interessierten 

Messebesuchern 

alle Fragen rund um den 

Rennwagen und dessen 

Technik zu beantworten. 

Auch bei Displays waren 

viele Modelle zu finden, die 

speziell im Fahrzeugbau 

zum Einsatz kommen. 

Die halbstündlich abgehaltenen 

Fachvorträge, 

erwiesen sich als wahrer 

Publikumsmagnet. Hier 

gaben SASCO FAEs und 

Herstellervertreter einen 

schnellen Einblick in neue 

Produkte und versorgten 

die Besucher mit Tipps, 

wie häufig auftretende 

Problemstellungen gelöst 

werden können. 

Mit 399 Ausstellern aus 23 

Ländern und insgesamt 

10.521 Fachbesuchern 


hat die Embedded World 

weiter an Größe und 

Internationalität zugenommen. 

Und auch 

SASCO plant den 

SASCO / SPOERLE 

Gemeinschaftsstand näch- 

stes Jahr bedeutend zu 

vergrößern, um noch mehr 

Besucher umfassend beraten 

zu können. 

Automotive Embedded World 

This year’s Embedded 

World, which was held 

in Nuremberg from 

17th to 19th February, 

declared “Automotive” 

to be one key focus. The 

new Experience Area 

Automotive offered visitors 

the opportunity to experience 

embedded technologies 

very closely and in 

use, and to learn how they 

make driving safer and 

more comfortable. 

Also SASCO dedicated 

a part of the booth to 

Automotive. Marcel Engels, 

a young Formula Renault 

racing driver sponsored 

by SASCO, was there 

together with his team and 

car, to answer all questions 

regarding the racing 

car and its technology. 

The display section of 

the booth showed many 

models specially used in 

Automotive industry. 

Every half hour SASCO 

FAEs and supplier representatives 

gave short presentations 

that proved to be 

real crowd-pullers. Visitors 

gained a brief insight in 

new products or received 

valuable tips on how to 

solve common problems. 

With 399 exhibitors from 

23 countries and a total 

of 10,521 visitors, the 

Embedded World has 

gained size and internationality. 

And also 

SASCO plans to significantly 

extend the joint 

SASCO / SPOERLE booth 

next year, so that we can 

comprehensively assist to 

an even greater number of 

visitors. 


Gewinner Quiz TNT 01/2004 

1. Price: 

Herr Hans - Jürgen 

Lommatzsch 

Tonfunk GmbH 

Ermsleben 

2. Price: 

Herr Harald Prautzsch 

SEW - EURODRIVE 

GmbH & Co 



3. Price: 

Herr Stefan Pippich 

Scheidt + Bachmann 

GmbH 

4. and 5. Price: 

Frau Hanna Ringwald 

Fritsch Elektronik GmbH 

Herr Marco 

Abbondanzieri 

GFG - mbH 

Winners of last issue’s TNT-Quiz 

6. to 10. Price: 

Herr Patrick Breunig 

Hydac Electronic 

Herr Siegfried Freitag 

printronic elektrische 

Baugruppen GmbH 

Herr Michael Pitzal 

Hottinger Baldwin 

Messtechnik 

Lösung: SASCO Solution: SASCO 

Impressum: 

Redaktion und Anzeigenverkauf: Michael Hettrich 

Redaktionssekretariat: Claudia Ohse; 

Übersetzungen: Claudia Ohse und Hersteller 

Gestaltung, Produktion: www.schuelein-werbung.de 

Illustrationen: Hj. Langenfass 

Gedruckt auf chlorfrei gebleichtem Papier 

Redaktionsanschrift: SASCO GmbH, 


D-85640 Putzbrunn 

Die nächste 

Ausgabe TNT 

erscheint im 

November 2004 ! 

Die technischen Daten der einzelnen Komponenten in Artikeln dieser 

Zeitschrift beruhen auf Angaben der Herstellerfirmen. SASCO hat diese 

Daten nicht überprüft und gibt nur Informationen der Herstellerfirmen 

weiter. SASCO kann deshalb weder die Richtigkeit dieser Herstellerdaten 

zusichern, noch eine Garantie dafür übernehmen. 

Für Druck- und Übermittlungs-Fehler aller Art kann nicht gehaftet werden. 

Herr Bernhard 

Wiedemann 

Biehl + Wiedemann 

Herr Harald Breit 

SCANDITRONIX 

WELLHÖFER GMBH 

Imprint: 

Editor and ad-Sales: Michael Hettrich 

Editorial assistant: Claudia Ohse 

Translations: Claudia Ohse and suppliers 

Artwork + production: www.schuelein-werbung.de 

Illustrations: Hj. Langenfass 

Printed on TCF 

Editorial office: SASCO GmbH, 

Wernher-von-Braun-Str. 9a, D-85640 Putzbrunn, Germany 

Next TNT 

will be issued in 

November 2004 ! 

All product specific information in this issue is provided to SASCO by the 

manufacturers who are solely responsible for its content and accuracy. 

SASCO will not be responsible for typographical or other errors or 

omissions regarding products or other information. It is your responsibility 

to verify any information before relying on it. In no event shall SASCO be 

liable for any direct, special, indirect, or consequential damages or any 

damages whatsoever. 

All trademarks service marks, logos, slogans, domain names and trade 

names (collectively „Marks“) are the properties of their respective owners. 

SASCO disclaims any proprietary interest in Marks other than its own.

SASCO weiter Spitzenreiter 

Nachdem SASCO bereits 

letztes Jahr von 

Analog Devices als 

bester Demand Creation 

Distributor 2002 ausgezeichnet 

wurde, war es 

das erklärte Ziel für 2003, 

diese Spitzenreiterposition 

durch noch konzentriertere 

Projektarbeit auf jeden Fall 

zu verteidigen. 

Am 26. Januar 2004 

wurde SASCO nun für 

diese Anstrengungen belohnt. 

Claire Marie Genin, 

Director Distribution 

Europe, und Otto 

Pancritius, Distribution 

Manager Central Europe, 

beide Analog Devices, 

übergaben während einer 

Feierstunde in Putzbrunn 

den Award „Best 

Performing Distributor in 

Demand Creation 2003“. 

Ausschlaggebend dafür, 

dass SASCO diese Ehrung 

nun schon zum zweiten 

Mal erhält war nicht nur 

die höchste Anzahl an registrierten 

Projekten, sondern 

vor allen Dingen, 

dass auch die meisten 

Projekte in Design - Wins 

umgewandelt werden 

konnten. Oder, wie Claire 

Marie Genin es ausdrückte: 

„Analog Devices ehrt 

SASCO als den Design- 

Distributor in Zentraleuropa 

mit der besten Leistung. 

Wir freuen uns schon auf 

weiteres Wachstum dank 

SASCOs zukunftsorientierter 

Strategien.“ Und 

Otto Pancritius bestätigte: 

„Wir würden SASCO 


auch nächstes Jahr gerne 

wieder zu einer Award- 

Verleihung einladen.“ 

Während des nachfolgendengemeinsamen 

Abendessens fand 

sich noch ausreichend 

Gelegenheit, diese Ehrung 

gebührend zu feiern und 

weitere gemeinsame 

Aktivitäten zu diskutieren. 

SASCO defends top position 

After SASCO had 

already been awarded 

best Demand Creation 

Distributor 2002 by Analog 

Devices, one of the clear 

targets for 2003 was to 

defend this top position 

by even more focussed 

project work. 

On 26th January, 2004 

SASCO received the 

reward for a hard-working 

year. Claire Marie Genin, 

Director Distribution 

From left to right: 


Manfred Rosenlöhner, SASCO Business Development Manager 

Analog Products 

Manuel Infante, SASCO Field Application Engineer Analog 

Products 

Otto Pancritius, Analog Devices Distribution Manager Central 

Europe 

Udo Reher, SASCO Field Application Engineer Analog Products 

Claire-Marie Genin, Analog Devices Director Distribution Europe 

Christian Aebi, SASCO Field Application Engineer Switzerland 

Europe, and Otto 

Pancritius, Distribution 

Manager Central Europe, 

both Analog Devices, 

handed over the award 

Best Performing Distributor 

in Demand Creation 2003. 

The crucial factor for the 

fact that SASCO was 

awarded a second time 

was not only the highest 

number of registered 

project lines but also the 

highest ratio of projects 

transferred into designwins. 

Or, as Claire Marie 

Genin put it: “Analog 

Devices recognizes 

SASCO as best performing 

design distributor in 

Central Europe. We are 

looking forward to further 

growth with SASCO’s 

future oriented strategies.” 

Otto Pancritius affirmed: 

“We would be happy to 

invite SASCO again next 

year to celebrate the next 

award.” 

During dinner everybody 

used the opportunity 

not only to celebrate 

this joyful event but also 

discuss future activities to 

safeguard this successful 

cooperation. 




Seminar Plan SASCO Seminar plan SASCO 

Datum / Dauer / Ort / Ansprechpartner / Thema / Preis / 

Date Duration Location Person in charge Subject Price 

13.09.2004 1 Tag München Sales Office Munich Analog Devices Converter Seminar 0.- € 

1 day Munich Tel: +49 (0) 89 / 46 11 - 2 11 


14.09.2004 1 Tag Stuttgart Sales Office Stuttgart Analog Devices Converter Seminar 0.- € 

1 day Tel: +49 (0) 71 42 / 9 06 - 0 


16.09.2004 1 Tag Lausanne Sales Office Yverdon Analog Devices Converter Seminar 0.- € 

1 day Tel: +41 (0) 24 / 44 70 - 1 00 


17.09.2004 1 Tag Zürich Sales Office Zürich Analog Devices Converter Seminar 0.- € 

1 day Tel: +41 (0) 1 / 8 17 62 80 


20.09.2004 1 Tag Berlin Sales Office Berlin Analog Devices Converter Seminar 0.- € 

1 day Tel: +49 (0) 30 / 34 99 24 - 0 


21.09.2004 1 Tag Hamburg Sales Office Hamburg Analog Devices Converter Seminar 0.- € 

1 day Tel: +49 (0) 40 / 52 87 46 - 0 

Vertrieb.Hamburg@sasco.de 

09.11.2004 1 Tag Zürich Sales Office Zürich Analog Devices Blackfin Seminar 0.- € 

1 day Tel: +41 (0) 1 / 8 17 62 80 


10.11.2004 1 Tag Lausanne Sales Office Yverdon Analog Devices Blackfin Seminar 0.- € 

1 day Tel: +41 (0) 24 / 44 70 - 1 00 


Sept* 1 

/2 Tag Frankfurt Sales Office Frankfurt Sharp ARM Controller und 0.- € 

1 

/2 day Tel: +49 (0) 61 03 / 93 73 - 0 


TFT Displays 

Sept* 1 

/2 Tag Stuttgart Sales Office Stuttgart Sharp ARM Controller und 0.- € 

1 

/2 day Tel: +49 (0) 71 42 / 9 06 - 0 


TFT Displays 

Sept* 1 

/2 Tag Wien Sales Office Vienna Sharp ARM Controller und 0.- € 

1 

/2 day Vienna Tel: +43 (0) 1 / 3 60 46 - 61 

Vertrieb.Wien@sasco.de 

TFT Displays 

Okt* 1 Tag München Sales Office Munich Cypress Seminar 0.- € 

1 day Munich Tel: +49 (0) 89 / 46 11 - 2 11 


Okt* 1 Tag Frankfurt Sales Office Frankfurt Cypress Seminar 0.- € 

1 day Tel: +49 (0) 61 03 / 93 73 - 0 


Okt* 1 Tag Berlin Sales Office Berlin CypressSeminar 0.- € 

1 day Tel: +49 (0) 30 / 34 99 24 - 0 


Okt* 1 Tag Dortmund Sales Office Dortmund Cypress Seminar 0.- € 

1 day Tel: +49 (0) 2 31 / 91 72 00 - 0 

VertriebDortmund@sasco.de 

Okt+ 1 Tag Bochum Sales Office Dortmund Sharp ARM 7, ARM 9 Interactive 0.- € 

1 day Tel: +49 (0) 2 31 / 91 72 00 - 0 

VertriebDortmund@sasco.de 

Workshop

Immer ein 

Volltreffer ! 

In Osteuropa, Österreich, Schweiz und Benelux nur eingeschränkte Line Card 

www.SASCO.de

Quiz 

Rätseln und gewinnen 

mit SASCO 

Die eingekreisten Buchstaben von oben nach unten gelesen 

ergeben ein Lösungswort. Bitte senden Sie Ihre Lösung per 

E-mail, oder benutzen Sie das nebenstehende Faxformular. 

Welcher Hersteller bietet den Baustein H8 / 38076 F 

an? 

Welcher SASCO Mitarbeiter im Büro Berlin spielt 

gerne Tennis? 

Von welchem Hersteller erhielt SASCO den Award 

„Best Distributor in Sales for Central 

Europe“? 

Wie heißt die Microcontroller-Familie von Analog 

Devices mit ARM 7 ® Kern? 

Welcher SASCO Hersteller bietet Design-Lösungen 

für Motorsteuerungen? 

1. Preis: 

Digitales Güterzug Start Set – Der Einstieg in digitales Modellbahn- 

Vergnügen 

2. Preis: 

Schnuppertauchen für 2 Personen: kurze 

Einführung in die Welt des Tauchens, Dauer 

ca. 1-2 Stunden zzgl. kurzer theoretischer 

Einführung und Nachbesprechung. 

(Gesamtdauer: ca. 1 / 2 Tag 

3. Preis: 

de Sina Espresso- / Cappuccino-Maschine 

4. und 5. Preis: 

Reise-Set mit Haartrockner, Manikür-Set, 

Klappspiegel, Nähzeug, Schuhputz-Set 

6. bis 10. Preis: 

Agilent Fahrradwerkzeug 

Einsendeschluss: 8.10.2004 

Die Gewinner werden schriftlich benachrichtigt und in der 

nächsten Ausgabe von TNT veröffentlicht. Der Rechtsweg 

ist ausgeschlossen. Mitarbeiter von Unternehmen der 

ARROW-Group und der beauftragten Werbeagentur dürfen 

nicht teilnehmen. 

Puzzle and win 

with SASCO 

The encircled letters read from top to bottom form the solution. 

Please send this solution either via e-mail or using the fax form 

next page. 

SASCO GmbH • Wernher-von-Braun-Str. 9a • 85640 Putzbrunn / Germany 

Fax: +49 (0) 89 / 4611-272 • E-mail: infosasco@sasco.de 

Which supplier offers the component H8 / 38076 F? 

Which SASCO employee in Berlin likes playing 

tennis? 

Which supplier honored SASCO with the“Best 

Distributor in Sales for Central 

Europe“ award? 

What is the name of Analog Devices´ microcontroller 

family with ARM 7 ® core? 

Which SASCO supplier offers design solutions for 

motor control? 

1. Price: 

Digital freight train starter set – entering the world of 

digital model railway pleasures 

2. Price: 

Trial scuba diving for 2 persons: a short 

introduction to the submarine world, duration 

1 to 2 hours including short theoretical 

primer and debriefing (total duration 

approx. 1 / 2 day) 

3. Price: 

de Sina Espresso- / Cappuccino 

maker 

4. and 5. Price: 

Travel set with hair-dryer, manicure 

set, folding mirror, sewing set, shoe 

polishing set 

6. to 10. Price: 

Agilent bike repair set 

Closing date: 8 th October, 2004 

The winners will be notified in written form and published in the next edition of TNT. The 

decision is final, there is no recourse to the courts. Employees of the ARROW Group and 

the assigned advertising agency are not permitted to participate.

Info-Anforderung per Fax 

Information Request via Fax 

Bitte zurücksenden an +49 (0) 89/46 11-270 

Please fax back to +49 (0) 89/46 11-270 

Bitte schicken Sie mir Info-Material zu folgenden Kennziffern: 

Please provide me with the following information material: 

❑ 02/04/01 (Altera: Max II) 

❑ 02/04/02 (Altera: Nios II) 

❑ 02/04/03 (Agilent Technologies: Optokoppler) 

❑ 02/04/04 (Microchip: Motorsteuerungen) 

❑ 02/04/05 (Renesas: Low-Power Microcontroller) 

❑ 02/04/06 (Sharp: Blue Streak ARM Microcontroller) 

❑ 02/04/07 (Analog Devices: ADuC 702x) 

❑ 02/04/08 (Micronas: AVF 49 xyA) 

Die Lösung des Quiz lautet / The solution of the quiz is: 

❑ Ich hätte gerne mein persönliches Exemplar der TNT kostenlos bei Neuerscheinung direkt an meinen 

Arbeitsplatz geliefert. 

I would like to receive my personal TNT issue directly to my desk. 

Meine Anschrift / My address: 

Firma / Company 

SASCO Kunden-Nr. - falls vorhanden / SASCO Customer No. - if available 

Name, Vorname / Last name, first name 

Abteilung / Department 

Straße / Street 

PLZ, Ort / Zip code, city 

Telefon / Phone Fax 

E-Mail / email 

SASCO München 


D-85640 Putzbrunn 

Tel.: 089 / 46 11 - 0 

Fax: 089 / 46 11 - 270 

E-Mail: infosasco@sasco.de 

❑ 02/04/09 (Micrel: MICRF 505) 

❑ 02/04/10 (IDT: Flow-Control) 

❑ 02/04/11 (Agere Systems: High Speed Serdes) 

❑ 02/04/12 (Cypress: Errata 24 Hardware PWMs) 

❑ 02/04/13 (Tonfunk) 

❑ 02/04/14 (Agilent Technologies: LEDs)

Jetzt verfügbar ! 

Generation „Extra Bright“ 

Werden Sie erleuchtet 

Mit Agilent LEDs! 

Mit der neusten InGaN LED Generation von Agilent, 

müssen Sie sich nur noch auf Ihre eigene Power konzentrieren. 

● Gehäuse: 5 mm rund und 4 mm oval 

● Winkel: 15 °, 23 °, 30 °, 70 °, 90 °, 50 ° x 100 °, 40 ° x 110 ° 

● Farben: Weiß, Grün, Blau, Cyan 

● Lichtstärke (blau): 31 cd (15 °), 24 cd (23 °), 24cd (30 °) 

● Temperaturbereich: - 45 °C bis + 100 °C 

Telefon: 089/46 11 - 0 

Fax: 089/46 11 - 270 

www.sasco.de 

Berlin, Dortmund, Frankfurt, Hamburg, Munich, Stuttgart, Brussels, 

Utrecht, Vienna, Warsaw, Yverdon, Zurich, Prague, Budapest 

SASCO E-mail: 

infosasco@sasco.de

steht die TNT als PDF zum Download - ISI-Design

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?