steht die TNT als PDF zum Download - ISI-Design
steht die TNT als PDF zum Download - ISI-Design
steht die TNT als PDF zum Download - ISI-Design
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
Communication and Interface<br />
Service haben kann. Eine<br />
Version, <strong>die</strong> vier Queues<br />
mit DDR unterstützt, ermöglicht<br />
somit Datenraten<br />
von bis zu 16 Gbps.<br />
Multi-Queue Applikation:<br />
Paketverarbeitung<br />
Mit den Multi-Queue<br />
Bausteinen von IDT haben<br />
Entwickler Zugriff auf einzigartige<br />
Funktionalität.<br />
So zeigt <strong>zum</strong> Beispiel <strong>die</strong><br />
Applikation „Paketverarbeitung“<br />
in Bild 2, wie an<br />
das System übertragene<br />
Ethernet-Daten einer<br />
von vielen Queues zugeteilt<br />
werden können, je<br />
nach der vom Benutzer<br />
vergebenen Priorität des<br />
Pakets. Jede Queue im<br />
Multi-Queue Baustein kann<br />
für ein anderes Service-<br />
Level stehen. Der lokale<br />
Prozessor kann einen<br />
Algorithmus nutzen, um<br />
dringende Pakete zuerst zu<br />
bearbeiten und so Quality<br />
of Service (QoS) über<br />
das gesamte Netzwerk<br />
gewährleisten. Diese<br />
Priorisierung kann entweder<br />
am Eingang oder<br />
Ausgang eines Systems<br />
vorgenommen werden, um<br />
eine schnelle Bearbeitung<br />
der Pakete sicherzustellen.<br />
Sequentielle Flow-<br />
Control Bausteine:<br />
Durch <strong>die</strong> nahtlose<br />
Anbindung an ein externes<br />
DDR SDRAM bieten<br />
<strong>die</strong>se neuen Bauteile leistungsstarkes<br />
Datenfluss-<br />
Management. Das<br />
SDRAM kann bis zu 1Gbit<br />
Datenmenge sequentiell<br />
speichern oder übertragen.<br />
Die SFC Produkte von<br />
IDT verarbeiten durchgehend<br />
alle DDR SDRAM-<br />
Interaktionen und<br />
unterstützen SDRAM-<br />
Dichten von 128 oder<br />
256 Mbit pro Einzelbauteil,<br />
so dass bis zu vier<br />
Speicherbausteine an<br />
jedes SFC-Bauteil angeschlossen<br />
werden<br />
können. Benötigt eine<br />
Applikation mehr <strong>als</strong> 1 Gbit<br />
Speicher, können <strong>die</strong><br />
ICs problemlos im Depth<br />
Expansion Modus konfiguriert<br />
werden, so dass<br />
zwei oder mehr Bauteile<br />
in Kaskadenschaltung angeschlossen<br />
und somit<br />
Dichten von mehreren<br />
Gigabits erreicht werden<br />
können. Darüber hinaus<br />
kann jedes SFC-Bauteil<br />
gleichzeitig Daten in den<br />
und aus dem SFC-Teil<br />
sowie in das und aus dem<br />
externen SRAM verschieben.<br />
Dies resultiert in höherem<br />
Datendurchsatz und<br />
geringerer Latenz. Bisher<br />
wurde sequentielles High-<br />
Density Daten-Queuing<br />
mühsam und zeitaufwändig<br />
mit „hausgemachten“<br />
Halbleiterlösungen verwirklicht;<br />
oft unter Verwendung<br />
von teuren ASICs oder<br />
FPGAs. Verwendet man<br />
einen SFC-Baustein von<br />
IDT, können kleinere,<br />
preisgünstigere FPGAs<br />
eingesetzt werden. Das<br />
reduziert nicht nur <strong>die</strong><br />
Kosten, sondern auch<br />
<strong>die</strong> Komplexität der<br />
Systemimplementierung<br />
und verkürzt Entwicklungszeiten.<br />
Die SFCs verfügen<br />
über eine Architektur mit<br />
unabhängigen Lese- und<br />
Schreib-Ports und den<br />
zugehörigen Lese- und<br />
Schreib-Clocks, <strong>die</strong> bei<br />
bis zu 166 MHz synchron<br />
mit einem Durchsatz von<br />
6 Gbit/s arbeiten.<br />
ent level of service. The<br />
local processor can utilize<br />
an algorithm to process<br />
high - priority packets<br />
first to insure Quality of<br />
Service (QoS) through the<br />
network. This prioritization<br />
can occur on the ingress<br />
or egress of a system to<br />
provide high-speed packet<br />
processing.<br />
Sequential flow control<br />
devices:<br />
These new devices provide<br />
high-performance data<br />
flow management by using<br />
a seamless connection to<br />
an external DDR SDRAM<br />
for storing and transferring<br />
up to 1 Gbit of data in a<br />
sequential fashion.<br />
The IDT SFC devices<br />
seamlessly handle all DDR<br />
SDRAM interactions, and<br />
can support SDRAM densities<br />
of 128 or 256 Mbit for<br />
a single device, allowing<br />
up to four memory devices<br />
to be connected to each<br />
SFC device. To meet the<br />
needs of applications<br />
requiring greater than<br />
1 Gbit of memory, the ICs<br />
can easily be configured<br />
in depth expansion mode<br />
so two or more devices<br />
can be cascaded to reach<br />
multi-gigabit densities.<br />
Furthermore, each SFC<br />
device can simultaneously<br />
move data into and out<br />
of the SFC part and into<br />
and out of the external<br />
SDRAM, thus enabling<br />
increased data throughput<br />
and reduced latency.<br />
Traditionally, high-density<br />
sequential queuing of<br />
data involved the use of<br />
cumbersome and timeconsuming<br />
“home-grown”<br />
semiconductor solutions<br />
including expensive ASICs<br />
or FPGAs. Implementing<br />
an IDT SFC device enables<br />
designers to use a smaller,<br />
lower cost FPGA, thereby<br />
reducing the complexity<br />
and cost of the system implementation<br />
and shortening<br />
design time. The<br />
architecture of the SFC<br />
devices consists of independent<br />
read and write<br />
ports with associated read<br />
and write clocks operating<br />
synchronously at up<br />
to 166 MHz with 6 Gbit/s<br />
throughput.<br />
Information: 02/04/10