VHDL PARTE 1 - - GSE

Implementação 1 - Críticas
CALCULADORA - Implementação 2
• Utilização de soma e subtração de forma comportamental, complica a geração
dos sinais de controle, tipo flag (carry out)
• A codificação é complicada, pois à partir da instrução corrente gera-se um sinal
de controle para ser utilizado nas atribuições.
• Estrutural
• Codificação direta do sinais de comando
– o hardware é praticamente o mesmo, registrador
com multiplexador na entrada
– diferença: codificador do teclado na entrada do mux
• Esta implementação conterá 2 blocos:
– registradores com atribuição síncrona ao relógio
– unidade lógico/aritmética combinacional e estrutual
8
8
8
8
RegTop
8 8 X
8
D Q
8
8
CK
8
Codif.
teclado
Professor Fernando Moraes / Ney Calazans
173
Professor Fernando Moraes / Ney Calazans
174
Implementação 2 - registradores
Implementação 2 - registradores
process(clock)
begin
if clock'event and clock='0' then
Bordade
descida
case teclado is
when up => regX regX regX regX
regX regX regX regX regX regX regX regX regy regY regY regY regZ regZ regZ regZ regT regT regT regT cte null;
end case;
Armazenamento da constante junto
if (teclado= add and cout='1') or (teclado=sub and cout='0') aos registradores
then flag