VHDL PARTE 1 - - GSE

Estrutura de um programa VHDL
Estrutura de um programa VHDL
Projeto VHDL
Arquivos VHDL
Package:
Declara constantes, tipos de
dados, subprogramas.
Objetivo: reutilização de
código
Entity:
declara as interfaces do
projeto (pinos de
entrada/saída)
Architecture:
define a(s) implementação
(ões) do projeto
Configuration:
declara qual das
arquiteturas será utilizada
(no próprio port map)
ver lâmina 23
– Cada módulo tem sua própria “entity” e “architecture”.
– As arquiteturas podem ser descritas tanto no nível comportamental
quanto estrutural ou uma mistura disto.
– Toda a comunicação ocorre através das portas declaradas em cada
entity, observando-se o tipo, tamanho, se se trata de sinal ou
barramento e a direção.
– Várias funções e tipos básicos são armazenados em bibliotecas
(library). A biblioteca “IEEE” sempre é incluída.
– Biblioteca do usuário (default): work. Todos os arquivos contidos no
diretório de trabalho fazem parte da biblioteca do usuário.
Professor Fernando Moraes / Ney Calazans
29
Professor Fernando Moraes / Ney Calazans
30
Arquitetura
Package (1/3)
– A função de uma “entity ” é determinada pela sua “architecture”
– Organização:
Architecture
Declarações
signal - sinais de comunicação entre processos concorrentes
sinais que comunicação entre processos concorrentes e os pinos de E/S
type - novos tipos
constant - constantes
component - componentes (para descrever estrutura)
function - Subprogramas ( apenas a declaração destes)
Begin (declarações concorrentes)
End
Atribuição a sinais
Chamadas a “functions” e a “ procedures”
Instanciação de Componentes
Processos: descrição de algoritmo
– Permite a reutilização de código já escrito
– Armazena:
• Declaração de subprogramas
• Declaração de tipos
• Declaração de constantes
• Declaração de arquivos
• Declaração de “alias” (sinônimos, por exemplo, para mnemônicos)
package minhas_definicoes is
function max(L, R: INTEGER) return INTEGER;
type UNSIGNED is array (NATURAL range ) of STD_ULOGIC;
constant unit_delay : time := 1ns;
file outfile :Text is Out "SIMOUT.DAT";
alias C : Std_Ulogic is grayff (2);
end minhas_definicoes;
Professor Fernando Moraes / Ney Calazans
31
Professor Fernando Moraes / Ney Calazans
32
8