Algebra de Boole y compuertas lógicas - Facultad de Bioingeniería

Electrónica DigitalDepartamento de ElectrónicaCompuertas lógicasÁlgebra de BooleFacultad de IngenieríaBioingenieríaUniversidad Nacional de Entre Ríos26/03/2013 0

Sistema binario (natural) de 4 bits26/03/2013 2

Funciones lógicas y tablas de verdadFunción lógicaExpresión formal del comportamiento de un circuito lógico / digital• X = f (A,B,C) y Y = f (A,B,C)• Permite determinar la salida del circuito en función de sus entradasTabla de verdadABCCircuitológico2 Notaciónpara variaslíneasXYForma tabular de expresar una función lógica• Columnas entradas / salidas• Filas combinación posible de entradas salida de cada una26/03/20133

Ejemplo #2: Luz interior de un auto, con encendido manual• Entradas: 3 (sensores de M, PD y PI)• Asignación de estados: 0 lógico puerta cerrada• Salida: 1 (actuador, L)1 lógico puerta abierta0 lógico automático1 lógico manual• Asignación de estados: 0 luz apagada1 luz encendida (activa por alto)PDPIM?L26/03/2013 5

Compuertas lógicasCircuito electrónico que implementa una función lógica elemental26/03/20136

Compuerta AND• Producto lógico (“Y”)• Número mínimo de entradas: 2ABZnotación: Z = A . BCompuerta OR• Suma lógica (“O”)• Número mínimo de entradas: 2ABZnotación: Z = A + B26/03/2013 7

Compuerta INV (o NOT)• Inversión o Negación o complemento lógico• Número de entradas: 1AZnotación: Z = A/notación: Z = Anotación: Z = A’26/03/2013 8

Compuerta NAND• AND negada• Número de entradas: 2 (ampliable)ABZnotación: Z = (A . B)’Compuerta NOR• OR negada• Número de entradas: 2 (ampliable)ABZnotación: Z = (A + B)’26/03/2013 9

Compuerta XOR o EX-OR• OR exclusiva• Número de entradas: 2 (no ampliable)• Operación: Z = A’.B + A.B’ABZnotación: Z = A BCompuerta XNOR o EX-NOR• XOR invertida o negada• Número de entradas: 2 (no ampliable)• Operación: Z = A’.B’ + A.BABZnotación: Z = (A B)’Compuerta de coincidencia26/03/2013 10

Símbolos de entradas expandidas26/03/2013 11

Circuitos internosTecnologíaInversor(elemental)NAND LS-TTL(2 entradas)26/03/2013 13

Las familias lógicasTecnologíaTTL (Transistor-Transistor Logic)• Transistores bipolares (BJT)• Alta velocidad• Alto consumo• Baja inmunidad al ruidoCMOS (Complementary Metal Oxide Semiconductor)• Transistores MOSFET (Metal Oxide Semiconductor Field EffectTransistor)• Baja velocidad (relativa)• Bajo consumo• Alta escala de integración• Alta inmunidad al ruido26/03/2013 14

Serie CMOS 4000/4500FormascomercialesCuádruples compuertas de 2 entradas• 4001: NOR• 4011: NAND• 4071: OR• 4081: AND• 4030 / 70: XOR• Séxtuple inversor• 4069• Especiales: entradas con histéresis (tipo Schmitt Trigger)• 4584: séxtuple inversor con ST• 40106: séxtuple inversor con ST• 4093: cuádruple NAND 2 entradas con ST26/03/2013 15

Formascomerciales26/03/2013 16

Formascomerciales26/03/2013 17

Series TTLCompuertas de hasta 8 entradas• 74LS04: séxtuple INV• 74LS08: cuádruple AND de 2 entradas• 74LS21: doble AND de 4 entradas• 74LS30: NAND de 8 entradasCompuertas compuestas• 74LS51: AND-OR-INVFormascomerciales26/03/2013 18

Formascomerciales26/03/2013 19

Circuito de alarmas de un monitor de UTI(muy simplificado)Aplicacionesvalor límite prefijado dealarmaSensor detemperatura corporalSensor de frecuenciacardiacaABZActivación dealarma (Z > 0)valor límite prefijado dealarma26/03/2013 20

Álgebra de BooleGeorge Boole (s. XIX)• Formaliza las reglas del razonamiento lógico• Desarrolla una estructura algebraica con dos valores (“verdadero”, “falso”) ydos leyes de composición interna (“y”, “o”)Claude Shannon (1938, Laboratorios Bell)• Adapta el álgebra de Boole a la computación (valores “0” y “1”)• Formaliza las reglas de construcción de circuitos digitalesAxiomaCada uno de los principiosfundamentales eindemostrables sobre losque se construye unateoría.TeoremasSe derivan de los axiomasy tiene demostración(algebraica o por tablas deverdad)26/03/2013 21

Axiomas• (A1) X = 0 si X 1 (A1’) X = 1 si X 0• (A2) Si X = 0 X’ = 1 (A2’) Si X = 1 X’ = 0• (A3) 0 . 0 = 0• (A4) 1 .1 = 1• (A5) 0 .1 = 1 . 0 = 0• (A3’) 1 + 1 = 1• (A4’) 0 + 0 = 0• (A5’) 1 + 0 = 0 + 1 = 126/03/2013 22

Teoremas de una sola variableT3 y T3’ permiten construir puertas INV con puertasNOR o NAND26/03/2013 23

Teoremas de dos o tres variables(T9)X + X .Y = X Elimina una variable= X .1 + X. Y= X (1 + Y)= X . 1= X(T10)X . Y + X . Y’ = X= X ( Y + Y’)= X . 1= X26/03/2013 24

Otros teoremas• X + X’.Y = X + Y• X’ + X.Y = X’ + Y• X . (X’ + Y) = X . Y= X . X’ + X . Y= 0 + X . Y= X.Y26/03/2013 25

Teoremas de n variablesIdempotenciageneralizadaDe Morgan26/03/2013 26

Teoremas de De Morgan para 2 variables (y símbolos alternativos)(X . Y)’ = X’ + Y’(X + Y)’ = X’ . Y’26/03/2013 27

Símbolos equivalentes alternativosORA B Z0 0 00 1 11 0 11 1 1ANDA B Z0 0 00 1 01 0 01 1 126/03/2013 29

DualidadCualquier teorema o identidad del álgebra de conmutación continúa siendoverdadero si tanto 0 y 1 como . y + son intercambiados en todas partes26/03/2013 30

Representaciones estándar de funciones lógicasl• Literal: una variable o su complemento. Ejm: X, Y, X’, Y’• Término de producto: literal o un producto de 2 o más literalesEjm: X, X.Y, X ’.Y.Z• Suma de productos: suma lógica de términos de productoEjm: X.Y + X’.Y.Z• Término de suma: literal o una suma de 2 o más literalesEjm: X, X + Y, X ’+ Y + Z• Producto de sumas: producto lógico de términos de sumaEjm: (X + Y) . (X’ + Y + Z)31

• Minitérmino: término de producto donde aparecen todos los literales de lafunción.• Cada variable aparece complementada si su valor es 0 y sincomplementar si es 1.• Maxitérmino: término de suma donde aparecen todos los literales de lafunción.• Cada variable aparece complementada si su valor es 1 y sincomplementar si es 026/03/2013 32

Formas canónicas de expresión de funcionesSuma canónicaExpresión algebraica de una función lógica como la suma de los minitérminos quehacen 1 la función.F = X’.Y’.Z’ + X’.Y.Z + X.Y’.Z’ + X.Y.Z’ + X.Y.Z26/03/2013 33

Producto canónicoExpresión algebraica de una función lógica como el producto de los maxitérminos quehacen 0 la función.F = (X + Y + Z’) . (X + Y’ + Z) . (X’ + Y + Z’)26/03/2013 34

Análisis de circuitos combinacionales• Determinar el comportamiento para diferentes entradas• Manipular la expresión para sugerir distintos circuitos posibles de implementación• Transformar la expresión en una forma estándar• Usar la expresión como herramienta de análisis de un circuito más grande que loincluya26/03/2013 35

Descripción formal del circuito#1 Tabla de verdad26/03/2013 36

#2 Expresión lógica:Suma de productosExpandiendoa una formaestándar26/03/2013Los circuitos hacen lo mismo peropuede haber diferencias encuestiones eléctricas (cargas,retardos, etc.) y de diseño (cantidadde compuertas, de CIs, etc.)37

#3 Expresión lógica:Producto de sumasExpandiendoa una formaestándar26/03/2013Los circuitos hacen lo mismo peropuede haber diferencias encuestiones eléctricas (cargas,retardos, etc.) y de diseño (cantidadde compuertas, de CIs, etc.)38

Síntesis de circuitos combinacionales26/03/2013 39

Descripción con palabras“Dado un número N de 4 bits en la entrada, el circuito produce una salida H si N es primo”F = 1 para N = 1, 2,3, 5, 7, 11, 13Detector de números primos de 4 bits26/03/2013 40

Descripción con conjunciones“ALARM es 1 siPANICO es 1 o (OR)si ENABLE es 1 y (AND) EXITING es 0 y (AND) SECURE es 0”ALARM = PANIC + ENABLE. EXITING’ . SECURE’SECURE = WINDOW . DOOR . GARAGEALARM = PANIC + ENABLE. EXITING’ . (WINDOW . DOOR . GARAGE)’26/03/2013 41

Implementación por ejemplo suma de productos26/03/2013 42

Ejemplo #1: síntesis a partir de una tabla de verdad usando los minitérminosZ(A,B)B'.A B.A (1,3)A,BBB’ A.B’Z = A . B’ + A . B= A (B’ + B)AA.BZ = A.B’ + A.B= A . 1= A26/03/2013 43

Ejemplo #2: síntesis a partir de la misma tabla de verdad usando los maxitérminosZ(A,B)( A B).(A B') (0,2)A,BZ = (A + B’) . (A + B)= A.A + A.B + B’.A + B.B’= A + A.(B + B’) + 0BAB’A + B’= A + A.1= A + A= AA + BZ = (A + B’) . (A + B)26/03/2013 44

Ejemplo #3: síntesis a partir de una descripción con palabrasSe necesita diseñar un circuito lógico que detecte que la mayoría de sus3 entradas está en ALTOZ = A/BC + AB/C + ABC/ + ABCZ = A/BC + AB/C + ABC/ + ABC + ABC + ABC= A/BC + AB/C + ABC/ + ABC + ABC + ABC= BC (A + A/) + AC (B/ + B) + AB (C/ + C)= BC + AC + AB26/03/2013 45

Z = AB + AC + BC(3 AND de 2 entradas y 1 OR de 3 entradas)ABZC26/03/2013 46

Ejemplo de diseño: sumador de 1 bit con acarreo (full adder)DiseñoEntradas: 3Salidas: 2 (funciones)S, COUT = X + Y + CIN26/03/2013 47

Tiempos de transiciónTecnologíaTecnologíaSolid State Technology Association(antes Joint Electron DeviceEngineering Council - JEDEC)t TLH ó t rt THL ó t f• t TLH/ t rRise time: The time interval between one reference point on a waveformand a second reference point of greater magnitude on the same waveform.• t THL/ t fFall time: The time interval between one reference point on a waveformand a second reference point of smaller magnitude on the same waveform.26/03/2013 48

Tiempos de propagaciónTecnología• t PHLPropagation Delay Time, High-Level to Low-Level Output: el tiempo entrepuntos de referencia especificados en las formas de onda de la entrada y lasalida, cuando la salida cambia de nivel alto a nivel bajo.• t PLH- Propagation Delay Time, Low-Level to High-Level Output: el tiempo entrepuntos de referencia especificados en las formas de onda de la entrada y lasalida, cuando la salida cambia de nivel bajo a nivel alto.26/03/2013 49

Serie LS-TTLTecnologíaSerie CMOS 400026/03/2013 50

Hazards: efecto de los t P en un circuitoUn hazard se produce cuando existen retardos desiguales en los caminos delas señales desde las entradas a la/s salida/s26/03/2013 51

ABCDZAtraviesa 2 compuertasAtraviesa 3 compuertasAtraviesa 2 compuertasAtraviesa 3 compuertasAtraviesa 3 compuertasPeor caso 3 compuertas = 3.t r26/03/2013 52

Se asume que:• T3 distinto de T2• T3 > (T1 + T2)26/03/2013 53hazard

ABCZ 1= AB + AC + BCABACBCZ 1ABZ 2= (A + B) C + ABABA+BZ 2A00Versión de 2 tpC(A+B)CB10Versión de 3 tpC1 1AB(A+B)(A+B)CZtp1 tp2 tp3¿Qué pasa si A cambiaantes de 3 tp?retardo54

Universalidad NAND - NOR• Cualquier circuito lógico puede implementarse con una combinación de AND,OR, INV• Una compuerta NAND o NOR permiten hacer INV• Por De Morgan los productos y sumas pueden convertirse entre sísuma productoproducto sumaX’ + Y’ = (X . Y)’ X’ . Y’ = (X + Y)’(A . A)’ = A’AZ(A + A)’ = A’AZ26/03/201355

EjemploZ = AB + AC + BCAB= (AB + AC + BC)’’= [(AB)’ . (AC)’ . (BC)’]’Versión #1NANDX’ + Y’ = (X . Y)’Versión #2Suma deproductosABCAB4 compuertas2 CIs1 CI AND 2i1 CI OR 3iZZACBC26/03/2013Z5 compuertas2 CIs1 CI NAND 2i1 CI NAND 3ió 2 CIs NAND 3iC4 compuertas2 CIs1 CI AND 2i1 CI OR 2iVersión #356

Conclusiones• Cualquier circuito lógico puede implementarse con una combinación deAND, OR e INV o solamente con NAND o NOR• Ventajas de la universalidad NAND/NOR• Uso de CIs iguales retardos iguales• Menor costo por reducción de cantidad de CIs• Posibilidad de resolver todo con un solo empaque / tipo• Mayor velocidad• Minimización: obtener menos términos y/o términos con menos variables• Reducir el Número de compuertas• Reducir el Número de entradas de cada compuerta• Reducción de costo• Mayor velocidad de procesamiento• Métodos de minimización26/03/2013 57

FIN26/03/2013 58