Digitale electronica en processoren Digitale electronica en ...

More documents

Recommendations

Info

De invertor invertor, invertor NAND en NOR NOR zijn de 3 basispoorten : Alle andere poorten worden eruit gebouwd : Buffer of ‘driver’ : de functie is gelijk aan het ingangssignaal : gebruikt om meer vermogen te kunnen gebruiken (signaal wordt weer versterkt tot op originele niveau) F = x = (x’)’ 4 tor vertraging = 2 AND AND-poort AND poort poort : F = xy = ((xy)’)’ 6 tor vertraging = 2,4 OR OR-poort OR poort : F = x + y = ((x + y)’)’ 6 tor vertraging = 2,4 XOR XOR-poort XOR poort poort : F = x ⊕ y = xy’ + x’y = ((x + y’) (x’ + y))’ 12 tor (cfr. OAI) vertraging = 3,2 XNOR XNOR-poort XNOR poort : F = (x ⊕ y)’ = xy + x’y’ = ((x + y)(x’ + y’))’ 12 tor (cfr. OAI) vertraging = 3,2 We maken enkel inverterende inverterende poorten (invertor, NAND en NOR) met MOS transistoren omwille van de werking van de transistoren : NMOS transistor transistor is slecht pull pull-up pull up up : wanneer de NMOS gesloten is, wordt enkel VL makkelijk doorgegeven, en niet VH omdat VH met VT verminderd wordt. Daarom zullen we de NMOS alleen gebruiken om de VL aan en uit te schakelen en niet VH. dus op NMOS NMOS collector alleen alleen VVL V PMOS transistor transistor is een slechte pull pull-down pull down : wanneer de PMOS gesloten is, wordt enkel VH makkelijk doorgegeven, en niet VL. Daarom zullen we PMOS alleen gebruiken om VH door te geven. dus op PMOS collector alleen VVH V We kunnen dus enkel VL doorgeven met een ingang VH en VH doorgeven met ingang VL : dit resulteert zowiezo in inverterende poorten Meerdere Meerdere ingangen ingangen (fan (fan-in) (fan (fan in) in) Wanneer een poort meerdere ingangen heeft, heeft hij ook meer transistors nodig voor zijn werking en zal hij dus duurder duurder en trager zijn. We vergelijken een 3-input NAND met een 2-input NAND : Geeft VH als minstens één van de 3 ingagnen 0 is : parallelschakeling van 3 PMOS, Geeft VL als alle 3 de ingangen 1 is : serieschakeling van 3 NMOS We zien dat we van 4 naar 6 transistors gaan, en per extra extra ingang ingang ingang nog nog 2 2 extra extra transistors transistors nodig hebben. Analoog voor NOR. De vertragingstijd is hier 1,8 (voor 2 ingangen is dat 1,4) VH als : VL als : samen :
De kostprijs kostprijs en en de de vertraging vertraging van een poort is afhankelijk van van de de Fan Fan-in Fan in (= het aantal ingangen) en worden relatief uitgedrukt t.o.v. de waarden voor de Invertor : De invertor kost zoveel als 2 transistoren en heeft als vertraging de tijd die een transistor nodig heeft om te schakelen. Elke niet niet-inverterende niet inverterende poort (AND, OR, …) heeft de waarde van de de inverterende inverterende +1 +1 omdat voor de niet-inverterende een extra xtra invertor nodig is (en die heeft alle waarden 1) (Inverterende poorten zijn invertor, NAND en NOR) Kostprijs : - voor inverterende poort : Fan Fan-in Fan in - voor niet-inverterende poorten : Fan Fan-in Fan in + 1 Vertraging : - voor inverterende poort : 0.6 + FFan F an an-in*0.4 an in*0.4 - voor niet-inverterende poorten : 1.6 + Fan Fan-in*0.4 Fan in*0.4 Meerdere Meerdere operatoren operatoren : complexere poorten Wanneer we complexe schakelingen schakelingen krijgen, is het soms voordeliger om een bepaalde combinatie van poorten rechtstreeks te te implementeren i.p.v via standaart-poorten te werken : Bv. de 2-wide 2-input AND-OR-Invertor (=AOI) : F = (xy+zw)’ : F = 0 als ( x = 1 en y = 1 ) of ( z = 1 en w = 1 ) We kunnen deze schakeling implementeren met 8 transistors en een vertraging van 2.5, in plaats van met 2 ANDs en een NOR F F = ((x+y)(z+w))’ : F = 0 als ( x = 1 of y = 1 ) en ( z = 1 of w = 1 ) We kunnen deze schakeling implementeren met 8 transistors en een vertraging van 2.2, in plaats van met 2 ORs en een NAND 2) ) Niet Niet-functionele Niet unctionele unctionele eigenschappen Span Spanningsniveau’s Span Spanningsniveau’s ningsniveau’s Logische Logische variabelen variabelen 0 0 en en 1 1 worden voorgesteld door een bepaald bepaald spanningsgebieden spanningsgebieden. spanningsgebieden VSS SS en en V V en VCC CC zijn de aangelegde spanningen aan de transistors, VIL IL en en VVIH V IH zijn de absolute grenzen tot waar we de logische variabelen definiëren. Alles wat er tu tussen tu ssen valt is onbepaald onbepaald. onbepaald Digitaal werken heeft hierdoor voordelen tegenover analoge electronica. Digitaal kunnen we ons veel makkelijker spanningsvariaties permitteren waardoor het systeem robuuste is : - minder gevoelig voor procesvariaties, die de karakteristieken van de componenten kunnen veranderen - minder gevoelig voor omgevingsvariaties zoals temperatuur, voedingsspanning, enz.
Page 1 and 2: Digitale Digitale electronica elect
Page 3 and 4: Gegevensvoorstelling Gegevensvoorst
Page 5 and 6: 2) Twee Twee-complement Twee comple
Page 7 and 8: Vlottende komma : In plaats van de
Page 9 and 10: 2) 2) Theorema’s Theorema’s The
Page 11 and 12: Canonische Canonische Canonische Ca
Page 13: In MOS MOS-technologie MOS technolo
Page 17 and 18: Schmitt----trigger Schmitt Schmitt
Page 19 and 20: Fan Fan-out Fan out De Fan Fan-out
Page 21 and 22: Verbinden als poort (wired (wired-l
Page 23 and 24: We kunnen op 3 verschillende niveau
Page 25 and 26: To Toepassingen To epassingen : Voo
Page 27 and 28: Hfdst Hfdst 33) 3 3) ) Combinatoris
Page 29 and 30: 2) ) Priemimplicanten Priemimplican
Page 31 and 32: 3) ) Meerdere Meerdere uitgangen ui
Page 33 and 34: 5) ) Quine Quine-McCluskey Quine Mc
Page 35 and 36: Grote Grote Grote Grote functies fu
Page 37 and 38: Het verschil verschil tussen de sta
Page 39 and 40: Ripple Ripple-carry Ripple carry op
Page 41 and 42: 2) ) Vermenigvuldigen Vermenigvuldi
Page 43 and 44: Mogelijke functies in de ALU : De l
Page 45 and 46: Ook multiplexen ultiplexen kunnen w
Page 47 and 48: 7) Schuifoperaties Schuifoperaties
Page 49 and 50: - wanneer beide poortvertragingen g
Page 51 and 52: Edge Edge-triggered Edge triggered
Page 53 and 54: D D flip flip-flop flip flip flop D
Page 55 and 56: Ontwerp Ontwerp van van synchrone s
Page 57 and 58: Sim Simulatie Sim ulatie in de tijd
Page 59 and 60: 1) Kijk Kijk eerst of het systeem M
Page 61 and 62: Codering Codering van van de de toe
Page 63 and 64: Realiseren Realiseren van van de de
Page 65 and 66:
1) De ‘clock ‘clock ‘clock
Page 67 and 68:
Ontwerp Ontwerp van van Asynchrone
Page 69 and 70:
4) ) Realisatie Realisatie 5) ) Ana
Page 71 and 72:
essentiële haz hazard haz ard : to
Page 73 and 74:
3) ) Telle Tellers Telle rs Synchro
Page 75 and 76:
4) ) Geheugen Geheugen : : register
Page 77 and 78:
5) ) LIFO LIFO LIFO : : stapelgeheu
Page 79:
In de werking van de FIFO is het so
show all

Digitale electronica en processoren Digitale electronica en ...

Create successful ePaper yourself

Delete template?

Save as template?