Digitale electronica en processoren Digitale electronica en ...

More documents

Recommendations

Info

Enkele voorbeelden : 1) wordt 3) wordt 2) wordt 4) wordt Voor de realisatie van een invertor zijn er 2 opties : en : nadeel is dat hier de sturende poort 2 keer belast wordt in plaats van 1 en : nadeel is dat we hier langere bedrading nodig hebben om 1 en 0 te leveren 2) ) Componentenbibliotheek Componentenbibliotheek (AOi, (AOi, OAI OAI, OAI , …) Wanneer we nu zelf een chip ontwerpen op een zo efficiënt mogelijke mogelijke manier manier, manier (dus op poortniveau zelf chip maken) dan beschikken we over al alle al le soorten soorten poorten poorten poorten die de chipfabrikant chipfabrikant in zijn technologie aanbiedt. We kunnen hier gebruik maken van alle poorten die zich in de bibliotheek bibliotheek van componenten van de producent bevindt. Bv. voor ASIC’s hebben we nu naast NAND’s en NOR’s ook OAI’s OAI’s en AOI’s ter beschikking. Deze zijn klein en snel. AOI’s en OAI’s zijn speciale speciale specifieke poorten die ondersteund worden door sommige bibliotheken (ASIC) en die gebruikt kunnen worden bij het specifieke ontwerp van chips. We impementeren hier eigenlijk 2 lagen poorten oorten en een invertor in één poort poort. poort Het voordeel is dat de AIO-poort veel goedkoper en sneller is dan het 3-lagen-systeem. Dit is dus bv. een 3-breed, breed, 22-input 2 input input-AOI input AOI is één poort met 6 ingangen die dezelfde symbool voor booleaanse uitdrukking heeft als een systeem van 3 lagen met eerst 3 AND-poorten één poort !!! met 2 ingangen, dan 1 OR-poort met 3 ingangen en dan een invertor. - De AOI kost 6 (6 ingangen) terwijl het 3-lagen-systeem 10 kost (= 3x2 + 3 + 1) - De AOI heeft vertraging 3 (=0.6 + 6x0.4), het 3-lagen-systeem vertraging 7 (=3x1.4 + 1.8 + 1) Technology Technology-mapping Technology mapping komt nu neer op het groeperen van poorten in ons ontwerp zodat elke groep vervangen vervangen wordt wordt door door 1 specifieke component in de bibliotheek. Dit is complexer dan bij gate-arrays. We gebruiken verschillende methodes voor kleine en grote functies : Kleine Kl Kl Kleine eine eine functies functies functies functies : we realiseren de inverse functie met AND-OR of OR-AND en we zetten daar een invertor achter, zodat we dit 3-lagensysteem lagensysteem lagensysteem kunnen stoppen in 1 AOI of of IAO IAO. IAO Deze ene poort plus invertor zal goedkoper uitkomen dan het 2-lagensysteem AND-OR of OR-AND. We vervangen vervangen gewoon gewoon elke elke 0 0 door door 1 1 en omgekeerd en optimaliseren optimaliseren met karnaugh. We krijgen dan als uitgang F’, en dus zetten we op het einde gewoon een invertor om terug F te krijgen. bv. bij het voorbeeld van optimalisatie kregen we na minimaliseren een OR-AND implementatie met kost 14 (16%) en vertraging 6,2 (56%). Wanneer we nu echter de inverse van de functie minimaliseren kunnen we het resultaat in één grote AOI met 6 ingangen stoppen. Resultaat : kostprijs van 11 en een vertraging van 4.
Grote Grote Grote Grote functies functies functies functies : we volgen een vast systeem : 1) Realiseer ealiseer de functie als AND AND-OR AND OR OR of als OR OR-AND OR AND AND schema. 2) Transformeer ransformeer het schema naar NAND of NOR NOR, NOR omdat dit de snelste poorten zijn. Zo hebben we een ontwerp dat gegarandeerd zo snel mogelijk is. 3) 3) Bepaal het kritische pad (het pad met de langste delay tussen input en output). Door de realisatie met NAND en NOR is dit pad het kortst mogelijke pad pad en we willen dus dit pad behouden behouden. behouden (Wat we verder veranderen mag niet langer worden dan dit pad) 4) 4) Vervang Vervang zoveel mogelijk groepen van 2 2 lagen poorten poorten op het kritische pad door AOI of of OAI OAI. OAI Hierdoor verlaagt de kost zonder dat het kritische pad langer wordt. Wordt met AOI Wordt met OAI We kunnen ook andere groepen van poorten op het kritische pad vervangen : Wordt met OAI Bij deze laatste optie is na het vervangen van de bovenste groep poorten een nieuw nieuw kritisch pad pad ontstaan ontstaan !!! Hierop vervangen we dan de 2-de (groep) poorten. 5) 5) Vervang Vervang zoveel mogelijk groepen van 2 2 lagen poorten buiten het het kritische pad pad door een component component uit uit uit de de bibliotheek bibliotheek. bibliotheek . Dit geeft een lagere kost. 3) ) FPGA FPGA FPGA Wanneer we het vorige toepassen op een FPGA, zien we dat wel alles moeten opsplitsen in subschakelingen subschakelingen van van 4 4 of of of 5 5 variabelen variabelen. variabelen (De CLB’s hebben alleen functies van 4 of 5 variabelen). We hebben hier geen AOI’s en OAI’s. Voor prototypes bij de FPGA of ASIC gebeurt deze aanpassing automatisch automatisch, automatisch voor het eindproduct kan handmatig handmatig optimaliseren voordelig zijn.
Page 1 and 2: Digitale Digitale electronica elect
Page 3 and 4: Gegevensvoorstelling Gegevensvoorst
Page 5 and 6: 2) Twee Twee-complement Twee comple
Page 7 and 8: Vlottende komma : In plaats van de
Page 9 and 10: 2) 2) Theorema’s Theorema’s The
Page 11 and 12: Canonische Canonische Canonische Ca
Page 13 and 14: In MOS MOS-technologie MOS technolo
Page 15 and 16: De kostprijs kostprijs en en de de
Page 17 and 18: Schmitt----trigger Schmitt Schmitt
Page 19 and 20: Fan Fan-out Fan out De Fan Fan-out
Page 21 and 22: Verbinden als poort (wired (wired-l
Page 23 and 24: We kunnen op 3 verschillende niveau
Page 25 and 26: To Toepassingen To epassingen : Voo
Page 27 and 28: Hfdst Hfdst 33) 3 3) ) Combinatoris
Page 29 and 30: 2) ) Priemimplicanten Priemimplican
Page 31 and 32: 3) ) Meerdere Meerdere uitgangen ui
Page 33: 5) ) Quine Quine-McCluskey Quine Mc
Page 37 and 38: Het verschil verschil tussen de sta
Page 39 and 40: Ripple Ripple-carry Ripple carry op
Page 41 and 42: 2) ) Vermenigvuldigen Vermenigvuldi
Page 43 and 44: Mogelijke functies in de ALU : De l
Page 45 and 46: Ook multiplexen ultiplexen kunnen w
Page 47 and 48: 7) Schuifoperaties Schuifoperaties
Page 49 and 50: - wanneer beide poortvertragingen g
Page 51 and 52: Edge Edge-triggered Edge triggered
Page 53 and 54: D D flip flip-flop flip flip flop D
Page 55 and 56: Ontwerp Ontwerp van van synchrone s
Page 57 and 58: Sim Simulatie Sim ulatie in de tijd
Page 59 and 60: 1) Kijk Kijk eerst of het systeem M
Page 61 and 62: Codering Codering van van de de toe
Page 63 and 64: Realiseren Realiseren van van de de
Page 65 and 66: 1) De ‘clock ‘clock ‘clock
Page 67 and 68: Ontwerp Ontwerp van van Asynchrone
Page 69 and 70: 4) ) Realisatie Realisatie 5) ) Ana
Page 71 and 72: essentiële haz hazard haz ard : to
Page 73 and 74: 3) ) Telle Tellers Telle rs Synchro
Page 75 and 76: 4) ) Geheugen Geheugen : : register
Page 77 and 78: 5) ) LIFO LIFO LIFO : : stapelgeheu
Page 79: In de werking van de FIFO is het so

Digitale electronica en processoren Digitale electronica en ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?