Digitale electronica en processoren Digitale electronica en ...

Edge Edge-triggered Edge triggered Flip Flip-flop Flip
flop
De edge edge-triggered edge triggered flip flip-flop flip
flop bestaat uit 3 SR latches :
de set set-latch, set
de reset reset-latch reset
en de output output-latch. output
De
ingang ingang D D komt binnen op de Reset Reset-latch Reset
latch latch, latch en op de
andere ingang staan de klok en de Set-uitgang van de
set-latch. De uitgang Q wordt als reset-uitgang
geleverd naar de output, Q’ wordt de 2de input van de
set-latch. De uitgang Q van de set-latch wordt samen
met de reset uitgang in de output output-latch
output
latch gestoken die
dan de uitgangen Q en Q’ levert. De SR latches in
deze flipflop zijn gebouwd met NAND NAND-poorten
NAND
poorten poorten, poorten
waardoor ze invers werken !!!
Wanneer de klok 0 is wordt een verandering in D geregistreerd door de set en reset latches
door A A en B te veranderen veranderen. veranderen
A en B hebben telkens een tegengestelde waarde en veranderen
tesamen tesamen tesamen met DD.
D
Klok 0 betekent ook dat beide set set- set
en reset reset-signaalgang
reset
signaalgang voor de output-latch 1
zijn en dat de uitgang Q behouden blijft. (klok zit mee op NAND-poort)
D=1 dan is B=0 en A=1 D=0 dan is B=1 en A=0
Wanneer de klok overgaat 00->1
0
>1 kan de comb combinatie comb
inatie van A en B op dat moment het set set- set
of reset-
signaal signaal 0 0 maken, waardoor de output output geset of gereset wordt wordt. wordt A en B zijn op die moment elkaars
tegengestelde. Set en rest kunnen nooit samen 0 worden door de doorverbinding van set naar de
NAND van reset : is set 0 kan is reset zowiezo 1 omdat hij een 0 van set op de NAND krijgt.
Wanneer de klok 1 is heeft een verandering in D geen effect op de uitgang, geen effect op set
en reset, maar wel op A en B. Deze veranderen onafhankelijk van set en reset.
A=1 A=1 A=1 een
e n B=0 op stijgende klokflank zorgt voor Set
D heeft geen effect op set/reset A=0 en B=1 op stijgende klokflank zorgt voor Reset eset