Debugging mit bedingten Befehlen auf ARM-CPUs - EuE24.net

E&E PRODUCTS & SOLUTIONS
MIKROCONTROLLER & PROZESSOREN
B.01
gefügt. Das Feld cond bestimmt hierbei, abhängig
von den Flags N, Z, C und V im Statusregister
CPSR, ob der Befehl ausgeführt
wird oder nicht. Für die Bedingungen ergeben
sich damit insgesamt 16 Fälle:
Die Mnemonic-Erweiterung wird hierbei an
den Assembler-Befehl angehängt, wobei für
Befehle ohne Bedingung die Erweiterung al
in der Regel entfällt. Für den Befehl
add r2, r2, #1 ; inkrementiere Register r2
ergibt sich im Falle der Bedingung „Ausführen
bei Gleichheit“ Z=1 der Befehl
addeq r2, r2, #1 ;
inkrementiere Register r2 wenn Z=1.
Im Falle von Z=0 wird r2 nicht inkrementiert.
Im folgenden Abschnitt werden Beispiele
angeführt.
C-Code versus Assembler-Code
Beispiel 1
# “C” Code ARM Assembler
Code
1 if (index < counter) ldrh r2, [r5]
2 { ldrh r3, [r4, #00h]
cmp r2, r3
3 buffer1 = index; movcc r7, r2
4 }
5 else
6 {
7 buffer2 = index+1; ldrcs r3, [pc, #1ch]
ldrcsb r6, [r3]
addcs r6, r6, #1h
9 }
Abb. 1:
Den „bedingten“
Breakpoint, erkennt
man am Fragezeichen
im Punkt, den unbedingten
Breakpoint
am Punkt
Hier werden drei Beispiele für bedingte Anweisungen
in C- und Assembler-Code gezeigt.
Der C-Code wurde dabei mit einem
ARM-GNU-Compiler übersetzt. Die den C-
Anweisungen entsprechenden Assembler-
Instruktionen sind zur Verdeutlichung in
Gruppen zusammengefasst. Ein einfaches
Beispiel für eine „if-then-else“-Bedingung in
C und Assembler zeigt Beispiel 1.
Diese in C absolut übliche Konstruktion
einer Abfrage erzeugt im Assembler-Code
eine lineare Abfolge von Befehlen ohne
Sprünge. Abhängig vom Carry-Flag werden
die Befehle ausgeführt oder nicht (ersichtlich
an den Mnemonic-Erweiterungen cc
und cs, siehe vorherige Tabelle). Der Vorteil
ist eine konstante Laufzeit des Codes, unabhängig
von der Gültigkeit der Abfrage-
Bedingung in Zeile #1. Es werden immer
sowohl der „if“-Zweig als auch der „else“-
Zweig durchlaufen.
Für Prozessoren ohne bedingte Befehle werden
Assembler-Anweisungen generiert, die
die „if-then-else“-Pfade über Sprungbefehle
erreichen. Dazu wird nach der Abfrage der
Bedingung in Zeile #1 ein bedingter Sprung
eingefügt, und im „if“-Zweig der „else“-
Zweig übersprungen und umgekehrt. Dies
ist in Beispiel 2 zu sehen. Hier wird der Programmablauf
durch Sprünge gesteuert,
womit die Laufzeit vom durchlaufenen Pfad
abhängt. Dies ist an der Anzahl der ausgeführten
Befehle leicht zu erkennen (Vergleich
der Zeilen #3 und #7).
Beispiel 3 zeigt, wie durch eine zusätzliche
Abfragebedingung im Beispiel 1 ein ARM
Assembler-Code wie bei Beispiel 2 erzeugt
wird. Hier wird der Programmablauf ebenfalls
durch Sprünge gesteuert.
Die Zeilen #7 aller Beispiele erzeugen dieselbe
Folge von Assemblerbefehlen, mit dem
Unterschied, dass sie in Beispiel 1 bedingt
ausgeführt werden, während sie in Beispiel 2
und 3 immer (Bedingung „Always“, siehe
vorherige Tabelle) ausgeführt werden. Die
Mnemonic-Erweiterung wird hierbei, wie
bereits erwähnt, nicht angezeigt.
Für den Software-Entwickler ist damit nicht
unbedingt zu erkennen, welcher Programmcode
erzeugt wird und wie das Laufzeitverhalten
sein wird. Der generierte ARM-Assembler-Code
hängt im Wesentlichen davon
ab, wie komplex die Anweisungen in der
„if“-Bedingung und innerhalb der beiden
Pfade sind und welche Register zur Verfügung
stehen.
Debug-Problematik
Das Debuggen solcher Programmabläufe
mit Breakpoints führt zu unterschiedlichen
Resultaten:
Bei einem Breakpoint in Zeile #7 des C-Codes
wird eine Programmunterbrechung erwartet,
falls die Bedingung in Zeile #1 nicht erfüllt ist.
Für die Beispiele 2 und 3 trifft dies zu. In Beispiel
1 jedoch wird die Programmausführung
in jedem Fall in Zeile #7 angehalten, da immer
beide Zweige durchlaufen werden. Was
Beispiel 2
# “C” Code ARM Assembler
Code
1 if (index < counter) ldrh r2, [r5]
2 { ldrh r3, [r4, #00h]
cmp r2, r3
bcs #else
3 buffer1 = index; mov r7, r2
ble #end
4 }
5 else #else
6 {
7 buffer2 = index+1; ldr r3, [pc, #1ch]
ldrb r6, [r3]
add r6, r6, #1h
9 } #end
Beispiel 3
# “C” Code ARM Assembler
Code
1 if ((index < counter) && ldrh r2, [r5]
(buffer1+buffer2 < 25)) ldrh r3, [r4, #00h]
2 { cmp r2, r3
bcs #else
add r3, r7, r6
cmp r3, #18h
movle r7, r2
ble #end
3 buffer1 = index;
4 }
5 else #else
6 {
7 buffer2 = index+1; ldr r3, [pc, #1ch]
ldrb r6, [r3]
add r6, r6, #1h
9 } #end
92
www.EuE24.net